FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi
| dc.contributor.author | Özpolat, Erman | |
| dc.contributor.author | Karakaya, Barış | |
| dc.contributor.author | Gülten, Arif | |
| dc.date.accessioned | 2026-08-12T15:28:11Z | |
| dc.date.issued | 2017 | |
| dc.department | Fırat Üniversitesi | |
| dc.description.abstract | Bu çalışmada, bir alçak geçiren FIR filtrenin MATLAB ortamında tasarımı yapılmış ve tasarım FPGA (Alanda Programlanabilir Kapı Dizileri) ortamında gerçekleştirilmektedir. Tasarlanan filtre, çalışmanın ilk uygulamasında Verilog donanım tanımlama dili kullanılarak FPGA'da programlanmıştır. İkinci uygulamada ise aynı filtre tasarımı, MATLAB Simulink ile uyumlu çalışan XSG (Xilinx Sistem Üreteci) platformunda gerçekleştirilmiş tir. Her iki tasarım için de giriş olarak EEG sinyali uygulanmış ve filtre çıkışlarındaki sinyaller incelenmiştir . Uygulama sonuçları, FPGA'da kapladığı alan ve kaynak kullanımı bakımından karşılaştırılmıştır | |
| dc.identifier.endpage | 275 | |
| dc.identifier.issn | 1308-9072 | |
| dc.identifier.issue | 2 | |
| dc.identifier.startpage | 269 | |
| dc.identifier.trdizinid | 231929 | |
| dc.identifier.uri | https://search.trdizin.gov.tr/tr/yayin/detay/231929 | |
| dc.identifier.uri | https://hdl.handle.net/11508/32238 | |
| dc.identifier.volume | 29 | |
| dc.indekslendigikaynak | TR-Dizin | |
| dc.language.iso | tr | |
| dc.relation.ispartof | Fırat Üniversitesi Mühendislik Bilimleri Dergisi | |
| dc.relation.publicationcategory | Makale - Ulusal Hakemli Dergi - Kurum Öğretim Elemanı | |
| dc.relation.tubitak | info:eu-repo/grantAgreement/TUBITAK// | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.snmz | KA_TR-Dizin_20260511 | |
| dc.subject | Bilgisayar Bilimleri | |
| dc.subject | Yazılım Mühendisliği | |
| dc.title | FIR Filtre Tasarımı ve FPGA Ortamında Gerçeklenmesi | |
| dc.type | Article |







