ÇOK YÜKSEK HIZLI TÜMLEŞİK DEVRE DONANIM TANIMLAMA DİLİ KULLANILARAK GERÇEK ZAMANLI MODÜLATÖR-DEMODÜLATÖR TASARIMI

Abstract

Bu tez çalışmasında Altera DE-0 Nano Board kullanılarak gerçek zamanlı modülatör-demodülatör tasarımları gerçekleştirilmiş olup BPSK (Binary Phase Shift Keying: İkili Faz Kaydırmalı Anahtarlama), QPSK (Quadrate Phase Shift Keying: Dördün Faz Kaydırmalı Anahtarlama) ve MSK (Minimum Shift Keying: Minimum Kaydırmalı Anahtarlama) modülasyon teknikleri için geliştirilmiş yeni mimariler sunulmuştur. Geliştirilen BPSK ve QPSK modülatör mimarileri, MUX tabanlı mimarilere göre %87.5 oranında daha düşük ram bit kullanmakta olup kullandığı TLE (Total Logic Element: Toplam Lojik Eleman) ve kaydedici sayısı daha azdır. Bu iyileştirme, geliştirilen BPSK ve QPSK mimarilerinde taşıyıcı sinyalin üretimi için yeni bir tekniğin önerilmesiyle sağlanmıştır. Tez çalışmasında MSK modülasyon tekniği için de üç farklı yeni modülatör mimarisi tasarlanmıştır. Önerilen MSK mimarilerinin ilkinde MUX tabanlı mimariler kullanılarak I ve Q kanalı sinyalleri üretilmiştir. Bu mimariye yer değiştirme tekniği uygulanarak kaynak kullanımı düşürülmüştür. İkinci mimari ise I kanalı ve Q kanalı sinyallerinin simetrilik özelliği kullanılarak tasarlanmış olup birinci mimariye göre ram bit kullanımı yaklaşık olarak %75 oranında düşürülmüştür. Son mimari ise MSK modülasyonu için tamamen yeni bir mimari olup Y-D (R-F) MSK olarak adlandırılmıştır. Y-D MSK mimarisi, iki yeni denklemin türetilmesiyle tasarlanmıştır. Ayrıca Y-D MSK mimarisinin ram bit kullanımını düşürmek için ön hesaplama (ÖH) tekniği kullanılmıştır. Geliştirilen bütün mimariler FPGA kartı üzerinde gerçek zamanlı çalıştırılarak modülasyonlu sinyallerin değişimi osiloskoptan izlenmiştir.In this thesis, real-time modulator-demodulators are designed by using Altera DE-0 Nano Board and, improved novel architectures are introduced for BPSK (Binary Phase Shift Keying), QPSK (Quadrate Phase Shift Keying), and MSK (Minimum Shift Keying) modulation techniques. Compared with MUX based structures, improved BPSK and QPSK modulator architectures save ram bit usage by up to 87.5% and use fewer TLE (Total Logic Element) and Registers. This achievement is provided suggesting a new technique to generate carrier signal of improved BPSK and QPSK architectures. Furthermore, three novel modulator architectures are designed for MSK modulation technique in the thesis. In first, I and Q channel signals are generated by using MUX based architectures. In addition to, the resource utilization of the architecture is reduced by performing substitution technique. The second is designed by using symmetrical feature of the I and Q channel signals and it reduces ram bit usage by approximately 75%. The last architecture is completely a novel structure and is referred to as R-F MSK. R-F MSK is designed deriving two novel equations. Additionally, pre-computation technique is used to reduce ram bit usage of R-F MSK. Improved all architectures are run as real-time on FPGA board and modulated signals are showed on oscilloscope.