Latency and Resource Trade-off Analysis of AXI-DMA and BRAM Integration Approaches on SoC-FPGA

Abstract

This paper presents a comparative evaluation of two integration strategies for the Xilinx Zynq-7000 System-on-Chip (SoC): an Advanced eXtensible Interface-Direct Memory Access (AXI-DMA)-based architecture and a Block RAM (BRAM)-based architecture. Both designs employ a custom processing element (PE) for arithmetic operations, yet they differ significantly in data transfer and buffering mechanisms. In the AXI DMA design, communication between the processing system (PS) and programmable logic (PL) is achieved via an AXI4-Stream interface controlled by a DMA engine. In contrast, the BRAM-based design uses dual-port block memories via AXI BRAM controllers, enabling direct operand access. Implementation results indicate that both designs comfortably meet the resource constraints of the XC7Z020 device. However, the AXI DMA-based architecture exhibits higher hardware resource utilization, with average consumption approximately 54% greater than that of the BRAM-based design. Performance analysis reveals a pronounced latency difference: the AXI DMA design required an average of ~1.19 ms per operation. In comparison, the BRAM-based approach achieved a reduction of ~0.10 ms, resulting in a total execution time of 32,487 µs compared to 359,919 µs. These findings demonstrate a clear trade-off between scalability and latency. While AXI DMA provides flexibility and throughput for stream-oriented applications, BRAM-based integration delivers superior efficiency in small-scale, low-latency scenarios. The study offers practical insights for guiding the design of Field-Programmable Gate Array (FPGA)-based accelerators on heterogeneous computing platforms.

Bu makale, Xilinx Zynq-7000 SoC üzerinde tasarlanan iki entegrasyon stratejisinin karşılaştırmalı değerlendirmesini sunmaktadır. Araştırmada, Advanced eXtensible Interface – Direct Memory Access (AXI-DMA) tabanlı mimari ile Block Read Access Memory (BRAM) tabanlı mimari, performans, kaynak kullanımı ve gecikme açısından ele alınmıştır. Her iki tasarım da aritmetik işlemler için özel olarak geliştirilmiş bir işlem elemanı içermektedir; ancak veri aktarımı ve arabellekleme mekanizmaları bakımından önemli farklılıklar göstermektedir. AXI-DMA tabanlı tasarımda, işlemci sistemi ile programlanabilir mantık (PL) arasındaki iletişim, bir DMA motoru tarafından kontrol edilen AXI4-Stream arayüzü üzerinden sağlanmaktadır. BRAM tabanlı mimaride ise AXI BRAM denetleyicileri aracılığıyla erişilen çift portlu blok bellekler kullanılmakta ve doğrudan veri erişimi mümkün olmaktadır. Uygulama sonuçları, her iki mimarinin de XC7Z020 cihazının kaynak kısıtlarını karşıladığını göstermektedir. Bununla birlikte, AXI-DMA tabanlı tasarımın donanım kaynak tüketiminin, BRAM tabanlı mimariye kıyasla ortalama %54 daha yüksek olduğu belirlenmiştir. Performans analizleri ayrıca gecikme açısından da çarpıcı bir farklılığı ortaya koymaktadır. AXI-DMA mimarisinde işlem başına ortalama 1,19 ms süre gerekmekteyken, BRAM tabanlı yaklaşım yaklaşık 0,10 ms daha düşük gecikme sağlamış ve toplam yürütme süresini 359.919 µs’den 32.487 µs’ye düşürmüştür. Elde edilen bulgular, ölçeklenebilirlik ile gecikme arasında belirgin bir ödünleşim bulunduğunu ortaya koymaktadır. AXI-DMA mimarisi, akış odaklı uygulamalarda esneklik ve yüksek veri aktarım kapasitesi sunarken, BRAM tabanlı mimari daha küçük ölçekli ve düşük gecikme gerektiren senaryolarda daha yüksek verimlilik sağlamaktadır. Çalışma, heterojen bilgi işlem platformlarında Field Programmable Gate Array (FPGA) tabanlı hızlandırıcıların tasarımı için yol gösterici nitelikte sonuçlar sunmaktadır.