

**T.C.
FIRAT ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ**

**BİRİM GÜÇ FAKTÖRLÜ DAYANIKLI DÖNÜŞTÜRÜCÜ
DEVRELERİNİN TASARLANMASI VE GERÇEKLEŞTİRİLMESİ**

**DOKTORA TEZİ
Korhan KAYIŞLI**

**Anabilim Dalı : Elektrik-Elektronik Mühendisliği
Programı : Devreler ve Sistemler**

**Tez Danışmanları: Prof. Dr. Mustafa POYRAZ
Doç. Dr. Servet TUNCER**

ARALIK-2011

T.C.
FIRAT ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

BİRİM GÜÇ FAKTÖRLÜ DAYANIKLI DÖNÜŞTÜRÜCÜ DEVRESİNİN TASARLANMASI VE GERÇEKLEŞTİRİLMESİ

Korhan KAYIŞLI

DOKTORA TEZİ
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

Bu tez çalışması, 28/12/2011 tarihinde aşağıda belirtilen jüri tarafından oybirliği /oyçokluğu ile başarılı / başarısız olarak değerlendirilmiştir.

Tez Danışmanı : Prof.Dr. Mustafa POYRAZ

Üye : Prof.Dr. Hanifi GÜLDEMİR

Üye : Prof.Dr. Mehmet AKIN

Üye: : Doç.Dr. Muhsin Tunay GENÇOĞLU

Üye : Yrd.Doç.Dr. Arif GÜLTEN

Bu tezin kabulü, Fen Bilimleri Enstitüsü Yönetim Kurulu'nun/...../..... tarih ve sayılı kararıyla onaylanmıştır.

ÖNSÖZ

Öncelikle, bu çalışmanın ortaya çıkmasında beni destekleyen ve doktora çalışmasının her aşamasında sürekli yol gösteren, tez yöneticilerim Sayın Prof. Dr. Mustafa POYRAZ ve Sayın Doç. Dr. Servet TUNCER' e teşekkürü bir borç bilirim.

Çalışmalarım süresince sabır ve hoşgörüsü bana destek olan aileme, özellikle her daim yanımda olan çok kıymetli anneme şükranlarımı sunarım.

Aynı şekilde, tez çalışmam ve şimdiye kadarki akademik çalışma hayatım süresince, her sıkıntıma ortak olan, bilgi ve tecrübesini benden hiçbir zaman esirgemeyen, bir bakıma hocam aynı zamanda kardeşim olarak gördüğüm Sayın Yrd.Doç.Dr. Tuncay SEVİNDİK'e her konuda ve her an sağladığı destekten ötürü teşekkürlerimi sunarım.

Doktora çalışmam esnasında, takıldığım veya tökezlediğim anlarda varlığı ve destekleriyle bana yol gösteren Sayın Arş.Gör.Dr. Resul ÇÖTELİ' ye, aynı şekilde benden yardımlarını, bilgi ve tecrübelerini hiçbir zaman esirgemeyen Sayın Arş.Gör.Dr. Ömür AYDOĞMUŞ ve Sayın Arş.Gör.Dr. Erkan DENİZ' e, yardımlarından ötürü Sayın Arş.Gör. Deniz KORKMAZ kardeşime çok teşekkür ederim.

Tez çalışmamın sunumuna katılan değerli jüri üyesi hocalarıma bu güzel günde bu heyecanı benimle paylaştıkları, yaptıkları eleştiri ve değerlendirmelerle sağladıkları yardımlardan ötürü şükranlarımı sunarım.

Son olarak, bu çalışmanın ortaya çıkmasında finans desteğinden ve katkılarından dolayı Fırat Üniversitesi Bilimsel Araştırma Projeleri (FÜBAP) Koordinasyon Birimi'ne (FÜBAP 1570 Nolu Proje) teşekkürü bir borç bilirim.

Korhan KAYIŞLI
ELAZIĞ - 2011

İÇİNDEKİLER

Sayfa No

ÖNSÖZ	II
İÇİNDEKİLER.....	III
ÖZET	VI
SUMMARY	VIII
ŞEKİLLER LİSTESİ	X
TABLolar LİSTESİ	XVI
SİMGELER VE KISALTMALAR.....	XVII
1. GİRİŞ.....	1
1.1. Tezin Amacı	5
1.2. Tezin Organizasyonu.....	6
2. DA-DA DÖNÜŞTÜRÜCÜLER.....	8
2.1. Yükseltici Dönüştürücü	10
2.1.1. Sürekli Akım Çalışma Durumu	11
3. GÜÇ FAKTÖRÜ DÜZELTME	14
3.1. Güç Faktörü	15
3.2. Yük ve Güç Türleri.....	17
3.3. Elektronik güç kaynakları için GFD	18
3.4. Zayıf GF’ nin Temel Nedenleri.....	18
3.5. GFD Yöntemlerinin Sınıflandırılması	18
3.5.1. Sinüzoidal Hat Akımı	18
3.5.2. Sinüzoidal Olmayan Hat Akımı	20
3.6. Temel Aktif GFD Yapıları	21
3.6.1. Yükseltici Dönüştürücü için GFD	22
3.6.2. Alçaltıcı-Yükseltici Dönüştürücü için GFD.....	25
3.6.3. Flyback Dönüştürücü için GFD	25
3.7. Tek Fazlı GFD Devrelerinde Kullanılan Standart Denetim Teknikleri	25
3.7.1. Akım Tepe Değeri Denetimi Tekniği.....	26
3.7.2. Ortalama Akım Denetimi Tekniği.....	27
3.7.3. SAD ile SSAD Sınırında Çalışma Denetimi Tekniği.....	28
3.7.4. Süreksiz Akım DGM Denetimi Tekniği	30
3.7.5. Histerezis Denetim Tekniği.....	31

4.	YÜKSELTİCİ DÖNÜŞTÜRÜCÜ İÇİN DAYANIKLI DENETLEYİCİ TASARIMI	32
4.1.	Kayma Mod Denetim (KMD)	32
4.1.1.	Kayma Yüzeyi.....	33
4.1.2.	Lyapunov Kararlılık Analizi	34
4.1.3.	KMD ve Çatırdama Problemi.....	36
4.1.4.	Sınır Katmanıyla KMD	37
4.2.	Bulanık Mantık ve Bulanık Denetim.....	39
4.3.	Kayma Mod-Bulanık Mantık Denetim (KM-BMD)	41
4.3.1.	KM-BMD için I. Yöntem.....	41
4.3.2.	KM-BMD için II. Yöntem.....	43
4.3.3.	KM-BMD için III. Yöntem	44
4.3.4.	KM-BMD için IV. Yöntem	46
4.3.5.	KM-BMD için V. Yöntem	47
5.	EVİRİCİLERDE KULLANILAN DGM TEKNİKLERİ.....	50
5.1.	İki Seviyeli Eviriciler İçin UVDGM Tekniği.....	50
5.2.	İki Seviyeli Eviriciler için UVDGM’ nin Gerçekleştirilmesi	52
5.2.1.	UVDGM’ nin Mikrodenetleyici ile Gerçekleştirilmesi.....	58
6.	DENEY DÜZENEĞİNİN TASARIMI VE GERÇEKLEŞTİRİLMESİ.....	60
6.1.	Donanımsal Yapının Tasarımı.....	60
6.1.1.	Yükseltici Dönüştürücü Devresi	61
6.1.2.	IGBT Sürme Devresi.....	63
6.1.3.	İki Seviyeli Evirici Modülü.....	65
6.1.4.	Gerilim ve Akım Algılayıcıları	65
6.1.5.	Kuvvetlendirici ve Buffer Devreleri.....	67
6.1.6.	DS1103 Denetleyici Kartı ve Yazılımları	68
6.1.7.	DS1103 için Hazırlanan Benzetim ve Geliştirilen Yazılım Blokları	69
6.1.8.	dsPIC30F4011 Kullanılarak UVDGM’ nin Gerçekleştirilmesi	72
7.	DENEYSEL SONUÇLAR.....	73
7.1.	DA-DA Dönüştürücünün Omik Yüğü Beslediği Durum	73
7.1.1.	Giriş Geriliminin 30V Olması Durumuna İlişkin Sonuçlar	73
7.1.2.	Giriş Geriliminin 50V Olması Durumuna İlişkin Sonuçlar	77
7.1.3.	Giriş Geriliminin 110V Olması Durumuna İlişkin Sonuçlar	80
7.1.4.	DA-DA Dönüştürücünün Çıkış Gerilim Referans Değerinin Anlık Değiştirilmesine İlişkin Sonuçlar.....	83
7.1.5.	Yük Değişimi için Sonuçlar	85

7.1.6.	DA-DA Dönüştürücü ile Beslenen İki Seviyeli Bir Eviricinin Asenkron Motoru Sürdüğü Duruma İlişkin Sonuçlar	88
7.1.6.1.	Asenkron motora 50 Hz gerilim uygulandığı durum	89
7.1.6.2.	Asenkron motora 30 Hz gerilim uygulandığı durum	91
7.1.6.3.	Asenkron motora 10 Hz gerilim uygulandığı durum	93
7.1.6.4.	300V DA-link gerilimi ile beslenen eviricinin sürdüğü asenkron motor için evirici ve DA-DA dönüştürücü devresine ait sonuçlar	96
8.	SONUÇLAR ve TARTIŞMA	99
	KAYNAKLAR.....	102
	ÖZGEÇMİŞ	108

ÖZET

Birim Güç Faktörlü Dayanıklı Dönüştürücü Devresinin Tasarlanması Ve Gerçekleştirilmesi

Modern elektronik devreler ve donanımlar, AA şebekesi için tam anlamıyla doğrusal bir yük olarak davranmamaktadırlar. Günümüzde, çoğu elektronik sistemde bir veya birden fazla anahtarlamalı dönüştürücü kullanılmakta ve bu dönüştürücüler şebekeden sinüzoidal olmayan bir akım çekmektedirler. Bu nedenle, güç hattına bağlı olan diğer donanımlar bundan etkilenerek problemler çıkarabilmekte, elektrik dağıtım hatlarında daha kalın kesitli kablolar kullanılması gerekmekte, şebekenin kullanılabilirliği ve verimi düşmektedir. Bu problemlerin üstesinden gelebilmek için şebekedeki harmonik bozulmanın kabul edilebilir bir seviyeye düşürülmesi gerekmektedir. Bu amaçla Güç Faktörü Düzeltme (GFD) yöntem ve devreleri geliştirilmiştir.

Bu tez çalışmasında, klasik evirici sistemlerinin şebekeden çektikleri giriş akımını düzeltmek amacıyla eviricinin DA-link gerilimi bir GFD devresi üzerinden sağlanmıştır. DA-link gerilimi için kullanılan köprü doğrultucular, şebekeden Toplam Harmonik Bozulma (THB) değeri %70-80 seviyelerinde akım çekmektedir. Bu durumu ortadan kaldırmak için, tek katlı yaklaşım ile köprü doğrultucu çıkışına bağlanan yükseltici tip dönüştürücü devresini yüksek GF değeri elde edebilecek şekilde çalıştırmak ve regüleli değişken DA gerilim elde etmek amaçlanmıştır. GFD algoritmasında gerilim ve akım için iki adet denetleyici kullanılmaktadır. Yüksek GF ve değişken DA gerilim elde etmek için gerçekleştirilen GFD işlemi esnasında, giriş gerilimi, çıkış gerilimi, yük ve çekilen akımdaki değişimlerden ötürü dayanıklı bir akım denetleyiciye ihtiyaç duyulur. Bu çalışmada akım için hızlı ve daha dayanıklı olan Kayma Mod Denetleyici (KMD) yapısı tercih edilmiştir. KMD yönteminin değişken yapılı denetim özelliğinden ötürü ortaya çıkan çatırdama problemini azaltmak ve kararlılığı artırmak için bu denetim yöntemine Bulanık Denetim (BD) algoritması adapte edilerek Kayma Mod-Bulanık Mantık Denetim (KM-BMD) yöntemi akım denetleyicisi olarak kullanılmıştır. Tasarlanan denetleyici yapısının dayanıklılığı, giriş gerilimi, çıkış gerilimi ve yük değişimlerine karşı test edilmiştir. Tasarlanan GFD algoritması DS1103 Sayısal İşaret İşlemci (DSP) kullanılarak deneysel olarak gerçekleştirilmiştir. Deney düzeneğinin denetimi için MATLAB/Simulink’te hazırlanan algoritma MATLAB/Real Time Workshop and dSPACE Real Time Interface yardımıyla gerçek zamanlı kodlara dönüştürülmüştür. Bu şartlar altında 0.99 seviyesinde

GF değerleri elde edildikten sonra, DA-DA dönüştürücü çıkış gerilimi iki seviyeli evirici için DA-link gerilimi olarak kullanılmış ve bu yapı ile asenkron motor sürülmüştür. Anahtarlama yöntemi olarak Uzay Vektör Darbe Genişlik Modulasyonu (UVDGM) algoritması tercih edilmiştir. Bu algoritma dsPIC30F4011 mikrodenetleyici kullanılarak gerçekleştirilmiştir.

Kullanılan algoritmaların, tasarlanan devrelerin ve sistemin bütününe farklı çalışma durumları altında performansı ortaya koyulmuştur. Elde edilen sonuçlar grafikler halinde sunulurken, KM-BMD algoritmasının GFD işlemindeki başarısı gösterilirken, GFD' siz yapıya oranla gerçekleştirilen harmonik iyileştirme de tablolar ve grafikler halinde gösterilmiştir. Sonuç olarak, tasarlanan ve gerçekleştirilen bu sistem ile, 0.99 GF değeri, dayanıklı akım denetimi, değişken DA-link gerilimi ve düşük THB' ye sahip asenkron motor akımı sağlanmıştır.

Anahtar Kelimeler: Güç faktörü düzeltme, AA-DA-AA dönüşüm sistemleri, kayma mod denetim, kayma mod-bulanık mantık denetim, uzay vektör darbe genişlik modülasyonu

SUMMARY

Design and Implementation of Robust Converter Circuits with Unity Power Factor

Modern electronic circuits and equipment don't behave exactly as a linear load for AC network. Today, one or more switching converter is used in most electronic systems and these converters attract non-sinusoidal current from the network. This current contains harmonics causing distortions at voltage and current. From these reasons, other equipments connected to network may be affected from these distortions and problems can occur at networks. Therefore, using of thicker wires is being a necessity and the availability and efficiency of network can reduce. To overcome all these problems in the network as an acceptable level of harmonic distortion is required to withdraw and for this purpose and method of power factor correction (PFC) circuits have been developed.

In this thesis, DC link voltage of two-level inverter is provided over a PFC circuit in order to correct the input current of these inverter systems. Bridge rectifiers used for DC link voltage draw input current from network with 70-80% THD levels. It is aimed to eliminate this situation that a boost converter circuit is connected to the output of bridge rectifier and operated to achieve high PF values and obtain a variable regulated DC voltage. There are two controllers is used for voltage and current at PFC algorithm. When the converter circuit is operated for PFC operation and generating variable DC voltage, a robust controller is required to overcome changes in input-output voltage, load and input current. In this study, the fast and robust Sliding Mode Controller (SMC) for current is used. This control method has chattering problem because of variable structure of algorithm. Because of this situation, Fuzzy Control is adapted SMC to increase the stability and to cope with the chattering problem caused sliding mode or variable structure control algorithm. Obtained control algorithm is named Sliding Mode Fuzzy Control (SMFC). The robustness of the designed control structure used as a current controller is tested for changings of input voltage, output voltage and load. This PFC algorithm is implemented by using DS1103 Digital Signal Processor. The algorithm prepared with MATLAB/Simulink and Simpower is converter to real time codes by help of MATLAB/Real Time Workshop and dSPACE Real Time Interface. After obtaining 0.99 PF values, the output voltage of DC-DC converter is used as a DC link voltage of two-level inverter. Owing to the advantages of Space Vector Pulse Width Modulation

(SVPWM) is chosen for the system which is designed for driving asynchronous machine. This algorithm is implemented by using dsPIC30F4011 microcontroller.

Performances of the used algorithms, designed circuits and all of the system put forth for different operating conditions. The achievement of SMFC algorithm at PFC is presented by using the obtained results with graphics and harmonic improvement is presented with tables and graphics by comparing structure without PFC. As a result, 0.99 PF value, robust current control, variable DC link voltage and low THD values for current of asynchronous machine are provided by the designed and implemented system.

Keywords: Power factor correction, AC-DC-AC system, sliding mode control, sliding mode fuzzy control, space vector PWM

ŞEKİLLER LİSTESİ

Sayfa No

Şekil 1.1.	Maliyet ile şebeke akımı dalga şeklinin kalitesi arasındaki ilişki	2
Şekil 2.1.	DA-DA dönüştürücü sistemi	9
Şekil 2.2.	DA-DA dönüştürücü devreleri	10
Şekil 2.3.	Yükseltici dönüştürücü devresi	11
Şekil 2.4.	Anahtar konumuna göre yükseltici dönüştürücü eşdeğer devreleri..... (a) Anahtar iletimde iken eşdeğer devre (b) Anahtar kesimde iken eşdeğer devre	11
Şekil 2.5.	Yükseltici dönüştürücü akım ve gerilim grafikleri.....	13
Şekil 3.1.	Gerilim ve akım dalga şekilleri için örnekler	14
Şekil 3.2.	Güç üçgeni	15
Şekil 3.3.	Gerilim ve akım arasındaki faz farkı ($GF < 1$)	16
Şekil 3.4.	İki katlı yaklaşıma alternatif yöntemler	19
Şekil 3.5.	Sinüzoidal olmayan hat akımına sahip, iki katlı yaklaşıma alternatif yöntemler	20
Şekil 3.6.	Yükseltici dönüştürücü için GFD	22
Şekil 3.7.	Yükseltici dönüştürücü için GFD kontrolü.....	23
Şekil 3.8.	Akım dalga şekli ve d görev periyodunun elde edilişi	24
Şekil 3.9.	GFD işleminde anahtar sürmek için kullanılabilir bir yapı	24
Şekil 3.10.	Yükseltici dönüştürücü için akım tepe değeri denetimi tekniği	26
Şekil 3.11.	Yükseltici dönüştürücü için ortalama akım denetimi tekniği	27
Şekil 3.12.	Yükseltici dönüştürücü için SAD ile SSAD sınırında çalışma denetimi tekniği..	29
Şekil 3.13.	Yükseltici dönüştürücü için süreksiz akım DGM denetimi tekniği	30
Şekil 3.14.	Yükseltici dönüştürücü için histerezis denetim tekniği	31
Şekil 4.1.	Kayma fonksiyonu.....	34
Şekil 4.2.	Sınırlı ve hatalı anahtarlama sonucu ikinci derece sistemin faz düzlemi	36
Şekil 4.3.	Sınır katmanlı ikinci derece KMD' nin tipik faz düzlemi	38
Şekil 4.4.	Sınır katmanlı denetleyici girişinin transfer karakteristiği	38
Şekil 4.5.	En sık kullanılan üyelik fonksiyonları	39
Şekil 4.6.	Bulanık denetleyici yapısı	40

Şekil 4.7.	BMD kural tablosu	42
Şekil 4.8.	β parametresinin BM ile ayarlandığı BM-KMD yapısı.....	43
Şekil 4.9.	Hata ve hatanın türevi için giriş üyelik fonksiyonları	44
Şekil 4.10.	β parametresi için çıkış üyelik fonksiyonları.....	44
Şekil 4.12.	Farklı λ değerlerine göre, farklı eğimlerde kayma yüzeyleri	47
Şekil 4.13.	Kapalı çevrim akım denetimi ile GFD işlemi.....	48
Şekil 4.14.	Yükseltici dönüştürücüde GFD işlemi için akım denetleyici olarak tasarlanan yapı	48
Şekil 4.15.	Kayma yüzeyi S için giriş üyelik fonksiyonları	49
Şekil 4.16.	Görev oranı değişimi Δd için çıkış üyelik fonksiyonları.....	49
Şekil 5.1.	İki seviyeli evirici devresi.....	51
Şekil 5.2.	İki seviyeli evirici için gerilim vektör uzayı.....	52
Şekil 5.3.	UVDGM yöntemi gerçekleştirilirken izlenecek adımlar.....	53
Şekil 5.4.	Gerilim uzay vektörü ve bileşenleri.....	53
Şekil 5.6.	1.Sektörde bir Ts süresi için eviricinin a,b,c faz bacaklarının anahtarlama durumları	57
Şekil 5.7.	Mikrodenetleyici için UVDGM algoritmasının akış diyagramı.....	58
Şekil 5.8.	V/f için modülasyon-frekans eğrisi	59
Şekil 6.1.	Sistemin blok şeması	60
Şekil 6.2.	Yükseltici dönüştürücü devresinin üstten ve alttan görünüşü	61
Şekil 6.3.	Montajı yapılmış yükseltici dönüştürücü devresi üstten görünüşü.....	62
Şekil 6.4.	IGBT sürme devresi için besleme kaynağı.....	63
Şekil 6.5.	IGBT sürme devresinin üstten ve alttan görünüşü	64
Şekil 6.6.	IGBT sürme devresinin tasarım sonrası görünüşü	64
Şekil 6.7.	İki seviyeli evirici devresi ve dsPIC30F4011 mikrodenetleyicinin tasarım sonrası görüntüsü.....	65
Şekil 6.8.	Akım ve gerilim algılayıcıları için +/-15V sağlayan anahtarlama güç kaynağı.	66
Şekil 6.9.	Gerilim algılayıcıları için oluşturulan devreler	66
Şekil 6.10.	Kuvvetlendirici ve buffer devreleri (a) Akım ölçümü (b) Gerilim ölçümü.....	67
Şekil 6.11.	Tasarım sonrası kuvvetlendirici ve buffer devresinin görüntüsü	67
Şekil 6.12.	Deney düzeneği için kullanılan yazılımların işleyiş diyagramı.....	68
Şekil 6.13.	Gerçekleştirilen deney düzeneği ve çevre birimleri	69

Şekil 6.14. Hazırlanan deney düzeneğine ait benzetim görüntüsü	69
Şekil 6.15. KM-BMD ile GFD işleminin gerçekleştirildiği yazılım blokları	70
Şekil 6.16. GFD işleminin gerçekleştirildiği bloğun iç kısmı	70
Şekil 6.17. KM-BMD algoritmasını içeren bloğun içyapısı	71
Şekil 6.18. dSPACE arayüzü ile algoritmaların işletilmesini gösteren ekran görüntüsü ...	71
Şekil 6.19. Evirici DGM sinyallerini üreten dsPIC30F4011' in bağlantı şeması	72
Şekil 7.1. 30V giriş gerilimi ve farklı çıkış gerilimleri için PI ve KM-BMD' den elde edilen giriş akımının THB değerleri	74
Şekil 7.2. DA-DA dönüştürücü çıkış gerilimi ($V_0=60V$) (a)PI denetleyici (b)KM-BMD	74
Şekil 7.3. Giriş gerilimi ve akımı ($V_s=30V$) (a)PI denetleyici (b)KM-BMD	75
Şekil 7.4. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar (a)PI denetleyici (b)KM-BMD	75
Şekil 7.5. GFD' li DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=120V$) (a)PI denetleyici (b)KM-BMD	76
Şekil 7.6. Giriş gerilimi ve akımının dalga şekilleri ($V_s=30V$) (a)PI denetleyici (b)KM-BMD	76
Şekil 7.7. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar..... (a)PI denetleyici (b)KM-BMD	77
Şekil 7.8. 50V giriş gerilimi ve akım denetemi için PI ve KM-BMD kullanılması durumunda elde edilen THB değerleri	77
Şekil 7.9. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=110V$) (a)PI denetleyici (b)KM-BMD	78
Şekil 7.10. Giriş gerilimi ve akımının dalga şekilleri ($V_s=50V$) (a)PI denetleyici (b)KM-BMD	78
Şekil 7.11. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar (a)PI denetleyici (b)KM-BMD	79
Şekil 7.12. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=220V$) (a)PI denetleyici (b)KM-BMD	79
Şekil 7.13. Giriş gerilimi ve akımının dalga şekilleri ($V_s=50V$) (a)PI denetleyici (b)KM-BMD	79

Şekil 7.14. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar.....	
(a)PI denetleyici (b)KM-BMD	80
Şekil 7.15. 110V giriş gerilimi ve akım denetimi için PI ve KM-BMD kullanılması durumuna göre elde edilen THB değerleri	80
Şekil 7.16. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri ($V_0=175V$).....	
(a)PI denetleyici (b)KM-BMD	81
Şekil 7.17. Giriş gerilimi ve akımının dalga şekilleri ($V_s=110V$)	
(a)PI denetleyici (b)KM-BMD	81
Şekil 7.18. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar.....	
(a)PI denetleyici (b)KM-BMD	82
Şekil 7.19. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=350V$) (a)PI denetleyici (b)KM-BMD	82
Şekil 7.20. Giriş gerilimi ve akımının dalga şekilleri ($V_s=110V$) (a)PI denetleyici (b)KM-BMD	82
Şekil 7.21. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar.....	
(a)PI denetleyici (b)KM-BMD	83
Şekil 7.22. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri (V_{ref} artırıldığında) (a)PI denetleyici (b)KM-BMD	83
Şekil 7.23. Giriş akımının değişiminin dalga şekilleri (V_{ref} artırıldığında)	
(a)PI denetleyici (b)KM-BMD	84
Şekil 7.24. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri (V_{ref} azaltıldığında) ... (a)PI denetleyici (b)KM-BMD	84
Şekil 7.25. Giriş akımının değişiminin dalga şekilleri (V_{ref} azaltıldığında)	
(a)PI denetleyici (b)KM-BMD	85
Şekil 7.26. Kademeli yük direncinin artırılması durumuna ilişkin çıkış geriliminin dalga şekilleri (a)PI denetleyici (b)KM-BMD	86
Şekil 7.27. Kademeli yük direncinin artırılması durumuna ilişkin giriş akımının değişimi ... (a)PI denetleyici (b)KM-BMD	86
Şekil 7.28. Yük direncinin kademeli olarak azaltılmasına ilişkin durum için çıkış geriliminin dalga şekilleri (a)PI denetleyici (b)KM-BMD.....	87
Şekil 7.29. Yük direncinin kademeli olarak azaltılmasına ilişkin durum için giriş akımının değişimi (a)PI denetleyici (b)KM-BMD	88

Şekil 7.30. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve şebeke gerilimi dalga şekilleri (50Hz motor gerilimi)	89
(b)Şebekeden çekilen akımın harmonik spektrumu	89
Şekil 7.31. (a)DA-DA dönüştürücünün çıkışından elde edilen DA-link gerilimi	90
(b)Şebeke gerilimi ve şebekeden çekilen akım	90
Şekil 7.32. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik spektrumu	90
Şekil 7.33. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve besleme gerilimi (30 Hz motor faz gerilimi).....	91
(b)Şebekeden çekilen akımın harmonik spektrumu	91
Şekil 7.34. Evirici çıkışından 30Hz' lik gerilim üretilmesine ilişkin dalga şekilleri.....	
(a)DA-link gerilimi.....	92
(b)DA-DA dönüştürücü giriş gerilimi ve akımı	92
Şekil 7.35. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik bileşenleri	92
Şekil 7.36. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve besleme gerilimi (10 Hz motor faz gerilimi).....	93
(b)Şebekeden çekilen akımın harmonik spektrumu	93
Şekil 7.37. Evirici çıkışından 10Hz' lik gerilim üretilmesine ilişkin dalga şekilleri.....	
(a)DA-link gerilimi.....	94
(b)DA-DA dönüştürücü giriş gerilimi ve akımı	94
Şekil 7.38. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik bileşenleri	94
Şekil 7.39. Köprü doğrultucu ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (50Hz motor hat gerilimi), ...	95
(a)Motor hat gerilimi ve faz akımı	95
(b)Motor faz akımı harmonik spektrumu	95
(c)Motor hat gerilimi osiloskop görüntüsü	95
Şekil 7.40. DA-DA dönüştürücü ile DA-link gerilimi sağlanan evirici ile sürülen asenkron motora ait (50Hz motor hat gerilimi), ...	95
(a)Motor hat gerilimi ve faz akımı	95
(b)Motor faz akımı harmonik spektrumu	95
(c)Motor hat gerilimi osiloskop görüntüsü	95

Şekil 7.41. Köprü doğrultucu ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (40Hz motor hat gerilimi)	
(a)Motor hat gerilimi ve faz akımı	95
(b)Motor faz akımı harmonik spektrumu	95
(c)Motor hat gerilimi osiloskop görüntüsü	95
Şekil 7.42. DA-DA dönüştürücü ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (40Hz motor hat gerilimi), ...	
(a)Motor hat gerilimi ve faz akımı	95
(b)Motor faz akımı harmonik spektrumu	95
(c)Motor hat gerilimi osiloskop görüntüsü	95
Şekil 7.43. 150V DA-link geriliminde KM-BMD ile farklı frekanslarda motor hat gerilimleri için elde edilen THB değerleri.....	96
Şekil 7.44. (a)DA-link gerilimi ($V_s=110V$, $V_o= 300V$).....	97
(b)DA-DA dönüştürücü giriş gerilimi ve akımı ($V_s=110V$, $V_o= 300V$)	97
Şekil 7.45. DA-DA dönüştürücü ile GFD esnasında şebekeden çekilen akımın harmonik spektrumu ($V_s=110V$, $V_o= 300V$)	97
Şekil 7.46. DA-DA dönüştürücü ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (220V 50Hz motor hat gerilimi, $V_o=300V$), ...	
(a)Motor hat gerilimi ve faz akımı	98
(b)Motor faz akımı harmonik spektrumu	98
(c)Motor hat gerilimi osiloskop görüntüsü	98

TABLÖLER LİSTESİ

Sayfa No

Tablo 4.1. BMD için örnek kural tablosu	40
Tablo 4.2. KM-BMD kural tablosu.....	49
Tablo 5.1. Üç fazlı iki seviyeli evirici devresi için anahtarlama durumları.....	51
Tablo 5.2. Sektör belirleme.....	54
Tablo 5.3. Sektörlere göre anahtarlama durumları	56
Tablo 6.1. Yükseltici dönüştürücü devresinde kullanılan malzemeler ve özellikleri	62
Tablo 7.1. Omik yükü besleyen GFD devresinden PI denetleyici ve KM-BMD kullanılarak elde edilen THB değerleri	98
Tablo 7.2. KM-KMD ile GFD işlemi gerçekleştirilen DA-DA dönüştürücünün sağladığı DA-link gerilimi ile beslenen eviricinin sürdüğü motorun farklı faz gerilim frekanslarında şebekeden çekilen akımın THB değerleri ile köprü doğrultucunun şebekeden çektiği akımın THB değerleri	98

SİMGELER VE KISALTMALAR

d	: Görev peryodu
I_D	: Diyot üzerinden geçen akım
I_L	: İndüktans üzerinden geçen akım
I_o	: Çıkış akımı
I_s	: Kaynaktan çekilen akım
f_s	: Anahtarlama frekansı
P_s	: Giriş gücü
P_o	: Çıkış gücü
T_{on}	: Güç anahtarının iletimde kaldığı süre
T_{off}	: Güç anahtarının kesimde kaldığı süre
T_s	: Anahtarlama periyodu
V_L	: İndüktans üzerindeki gerilim
V_o	: Çıkış gerilimi
V_s	: Tam dalga doğrultulmuş kaynak gerilimi
ΔV_o	: Çıkış gerilimindeki dalgalanma
BM	: Bulanık mantık
BD	: Bulanık denetim
BMD	: Bulanık mantık denetleyici
DGM	: Darbe genişlik modülasyonu
GF	: Güç faktörü
GFD	: Güç faktörü düzeltme
KM	: Kayma mod
KMD	: Kayma mod denetim
KM-BMD	: Kayma mod bulanık mantık denetleyici
THB	: Toplam harmonik bozulma
UVDGM	: Uzak vektör darbe genişlik modülasyonu

1. GİRİŞ

Modern elektronik devreler ve donanımlar, AA şebekesi için tam anlamıyla doğrusal bir yük olarak davranmamaktadırlar. Yükler genellikle omik ya da omik-indüktif bir yapıdadırlar. Günümüzde, çoğu elektronik sistemde bir veya birden fazla anahtarlamalı dönüştürücü kullanılmakta ve bu dönüştürücüler şebekeden sinüzoidal olmayan bir akım çekmektedirler. Harmonik içeren bu akım, gerilim ve akım üzerinde bozulmalara sebep olmaktadır. Güç hattına bağlı olan diğer donanımlar bu harmoniklerden etkilendiği için, elektrik dağıtım hatlarında daha kalın kesitli kablo gereksinimi artırmakta, şebekenin kullanılabilirliği ve verimi düşmektedir. Bütün bu problemlerin üstesinden gelebilmek için şebekedeki harmonik bozulmanın kabul edilebilir bir seviyeye çekilmesi gereklidir ve bunun için GFD yöntem ve devreleri geliştirilmiştir. Bu amaçla, IEC 61000-3-2 gibi standartlar ortaya konulmuştur [1-3]. 1995 yılında belirtilen standartlara Avrupa Birliği ülkelerindeki üretici firmalar tarafından uyum süreci, 1996 yılında başlamıştır.

GFD için en kolay yöntem pasif filtreler kullanmaktır. Bunun için en uygun ve maliyeti az olan yöntem ise indüktans ve kondansatörden oluşan, performansı düşük, boyutları büyük filtre kullanımıdır. Ayrıca giriş hat akımının harmonik standartlarını sağlayabilmesi için, aktif güç faktörü düzeltme (AGFD) yöntemleri geliştirilmiştir. Bu yöntemler literatürde temel olarak bir veya çok katmanlı olarak belirtilmektedir [2].

Temel olarak iki katlı bir GFD devresi, GFD dönüştürücüsü ve onu takip eden DA-DA dönüştürücünün birleşiminden oluşmaktadır. GFD dönüştürücüsü ile giriş hat akımı sinüzoidal dalga şekline dönüştürülür ve akım ile gerilimin aynı fazda olması sağlanır [4-5].


Genelde kullanılan ve temel teşkil eden dönüştürücü yapıları arasında, GFD uygulamaları için en uygun olanı yükseltici dönüştürücü devresidir. Çıkış geriliminin büyüklüğü ise DA-DA dönüştürücünün güç anahtarının denetlenmesiyle sağlanmaktadır. Doğrultma ve çevirme işleminden dolayı verim düşmekte ve aynı zamanda, maliyet de artmaktadır. Bu durum, iki katlı yaklaşımın en temel sorunudur [4-5].

Maliyeti azaltmak için ise tek katlı yaklaşım ortaya atılmıştır. Bu yaklaşımda amaç, GFD dönüştürücü ile DA-DA dönüştürücünün birleştirilmesi ve ortak olarak sadece bir anahtarın kullanılmasıdır. Böylece, bir anahtar ve onun sürme devresinden tasarruf edilmiş olmaktadır [4-6].

Üç fazlı uygulamalarda, standartları sağlamak için kullanılan bir yaklaşım ise, kaskad üç adet tek fazlı GFD doğrultucusu kullanmaktır. Bu şekilde kullanılmasının sebebi, tek fazlı GFD tekniklerinin kolayca üç faza uygulanabilmesidir. Bütün bunların ötesinde, bu uygulamalar aşağıdaki dezavantajlara sahiptirler.

- Eleman sayısı fazladır.
- Giriş senkronizasyonu daha karmaşıktır.
- Ekstra diyot kullanımı gerekmektedir.

Harmonik bozulma açısından, kaskad bağlı üç adet tek fazlı GFD sistemi ile elde edilebilen en iyi sonuçlar %10 civarlarındadır [7].



Şekil 1.1. Maliyet ile şebeke akımı dalga şeklinin kalitesi arasındaki ilişki

Üç fazlı uygulamalarda başka bir yaklaşım; üç fazlı bir doğrultucu diyot köprüye bir yükseltici dönüştürücü eklenmesi şeklindedir. Ancak bu yaklaşımda daha yüksek bir DA-link gerilimi oluşmaktadır ve yüksek değerli bir elektromanyetik girişim (EMI) meydana gelmektedir [7]. Bu iki yaklaşım pratikte, çıkış gücü 10 kW’ dan düşük uygulamalar için uygundur. Daha yüksek güçlerde ve daha kaliteli elektrik tüketiminin ihtiyaç duyulduğu sistemlerde ise farklı yapılara ihtiyaç vardır.

Güç elektroniği sistemlerinde sürekli olarak karşılaştığımız denetim teknikleri, GFD yöntemlerinde de sık sık karşımıza çıkmaktadır ve bunlar büyük önem taşımaktadır. GFD sistemlerinde, temel olan DA-DA dönüştürücü devreleri baz alınarak, farklı

kombinasyonlar içeren devreler yapılmaktadır. Bu devrelerin yapıları incelenip avantaj ve dezavantajları saptanarak, bunlara uygun denetim tekniklerinin seçilmesi ile standartlara uygun elektronik cihazların üretimi sağlanmaktadır [8]. Bu sistemlerde kullanılan başlıca denetim teknikleri aşağıdaki gibi sıralanabilir:

- Ortalama akım denetimi
- Histerezis denetim
- Sınır hat denetimi
- Akım tepe değeri denetimi
- Süreksiz akım DGM denetimi

Son yıllarda, şebekeden sinüzoidal akım çekmeyen devreler için yeni alternatifler oluşturulmuştur. Aynı zamanda hat akımını düzeltmek için birçok çözüm ortaya atılmıştır [9]. AA-DA dönüşümü esnasında GFD işlemini gerçekleştirmek üzere doğrultucu çıkışına DA-DA dönüştürücüler eklenmektedir (iki katlı yaklaşım). Bu amaçla ortaya çıkan devre topolojileri ve denetim algoritmalarının da sayısı gün geçtikçe artmaktadır [10-11].

DA-DA dönüştürücülerin kullanıldığı yerlerden biri de AA-DA-AA dönüşüm sistemleridir. Bu sistemlere değişken gerilim-değişken frekans sistemler de denilmektedir. Bu yapılarda, ayarlı AA-DA doğrultucu devresinin arkasına, DA-AA evirici devreleri bağlanmaktadır. Bu yapılara alternatif olarak, GFD işleminin gerçekleştirilebildiği AA-DA-AA dönüşüm sistemleri, farklı topolojiler ve algoritmalar kullanılarak karşımıza çıkmaktadır. Farklı topolojilerin kullanıldığı çalışmalarda, DA-DA dönüştürücü olarak alçaltıcı-yükseltici dönüştürücünün, modülasyon tekniği olarak ise darbe genlik modülasyonunun kullanıldığı sistemler GF değeri istenilen değerlerde tespit edilmiştir [12]. Bu şekilde gerçekleştirilen çalışmalar dikkate alındığında; farklı topolojiler, eleman sayıları azaltılmış dönüştürücü devreleri, farklı denetim algoritmalar ve farklı modülasyon teknikleri karşımıza çıkmaktadır.

[13] nolu çalışmada, farklı bir topoloji ortaya çıkarmak ve maliyeti düşürmek için bazı elemanlar klasik topolojilerden çıkarılmış, dönüştürücü devresinde akım denetleyici olarak histerezis denetleyici kullanılarak GFD işlemi yapılmıştır.

[14] nolu çalışmada ise, üç seviyeli darbe genişlik modülasyonu (DGM) tekniği kullanılarak, giriş katında tek faz doğrultucu devresi bulunan, bunun çıkışına çift yükseltici dönüştürücü devresi eklenmiş ve çıkış katı ise üç faz üç seviyeli gerilim kaynaklı eviriciden meydana gelmiş AA-DA-AA dönüşüm sistemi oluşturulmuştur. Burada GFD

işlemini gerçekleştirmek için, giriş akım denetleyicisi olarak histerezis denetim yapısı kullanılmıştır. Çıkış harmoniklerinin azaltılması için ise geliştirilmiş olan üç seviyeli DGM tekniği kullanılmıştır.

[15]' de, düşük güçlü asenkron motor sürücüsü için, tek faz girişli, üç faz çıkışlı DGM dönüştürücü devresi ve denetim şeması tasarlanmıştır. Giriş katında, GFD işlemi için yükseltici dönüştürücü devresi kullanılmış ve çıkışına da gerilim kaynaklı evirici bağlanmıştır. Birim GF, çift yönlü güç akışı ve değişken gerilim-değişken frekans sağlayan bir AA-DA-AA dönüşüm sistemi meydana getirilmiştir.

Bir çalışmada, DGM AA-DA-AA dönüşüm sisteminde, eviricinin anahtarlanmasında UVDGM kullanılmıştır. Bu deneysel çalışma da, yük olarak asenkron motor kullanılmıştır [16]. Başka bir çalışma da; asenkron motor için yüksek verimli, birim güç faktörlü değişken gerilim değişken akım sağlayan sürücü devresi tasarlandığı görülmektedir. Evirici devresinde manyetik akı denetim DGM metodu kullanılarak değişken gerilim ve frekans elde edilirken, histerezis denetleyici ile de yüksek GF değerleri elde edilmiştir [17].

[18] nolu çalışmada, yüksek GF' li AA-DA-AA dönüşüm sisteminde güç kalitesini artırmak için histerezis denetim yapısı tercih edilmiştir. 3 faz DGM evirici için ise değişken frekansta anahtarlama tekniği kullanılmıştır.

[19]' da, düşük güçlü indüksiyon motor sürücü uygulamaları için düşük maliyetli tek faz üç faz DGM dönüştürücü sistemi tasarlanmıştır. Giriş gerilim algılayıcısının kullanılmadığı bu yapıda durum gözlemleyici kullanılmıştır. Birim GF, çıkış gerilim denetimi, iki yönlü güç akışı ve değişken gerilim-değişken frekans bir yapı meydana getirilmiştir.

DGM evirici sistemi ile yumuşak anahtarlama GFD dönüştürücü devresi kalıcı mıknatıslı bir motor sürücüsü için tasarlanmıştır. Bu yöntemde, anahtarlama kayıplarını ve EMI gürültülerini azaltmak için yumuşak anahtarlama tekniği tercih edilmiştir [20].

Çift yönlü güç akışının olduğu AA-DA-AA dönüştürücü sisteminde yeni bir denetim algoritması uygulanmıştır. Model tabanlı kestirim denetimi ile, dönüştürücü devresinin verimliliği artırılırken, birim GF sağlanmaktadır. Evirici kısmında ise yük akım hatası minimize edilmekte ve aktif-reaktif güçler direkt olarak denetlenmektedir [21].

Üç seviyeli AA-DA-AA dönüşüm sisteminde, GFD işlemini gerçekleştirmek için kondansatör kenetlemeli bir topoloji kullanılmıştır. Taşıyıcı tabanlı denetim yöntemi sisteme adapte edilmiş ve verimliliği yüksek, yaklaşık birim güç faktöründe çalışan bir topoloji meydana getirilmiştir [22].

Kayma Mod (KM) ve KM-BMD algoritmalarının, DA-DA dönüştürücü devrelerinde GFD işlemini gerçekleştirmek için kullanıldığı çalışmalar incelendiğinde;

KM-BMD yöntemi güç elektroniği dönüştürücülerinde akım ve gerilim denetimi için kullanılmıştır [23]. Birim GF elde edebilmek için Kayma Mod Denetim (KMD) yöntemi akım denetleyicisi olarak kullanılmıştır [24]. Bir benzetim çalışmasında, KMD ve KM-BMD yöntemleri sırasıyla yükseltici dönüştürücü devresinde akım ve gerilim denetleyicisi olarak kullanılmıştır [25]. KMD yöntemi GFD işleminde akım denetleyicisi olarak tercih edilmiştir. Yükseltici dönüştürücü devresi sürekli akım durumunda çalıştırılmıştır [26]. Başka bir çalışmada ise, KM-BMD yöntemi üç faz bir AA-DA-AA dönüşüm sistemi için kullanılmıştır [27].

Literatür incelendiğinde, sık olarak tercih edilen topolojinin yükseltici dönüştürücü olduğu görülmektedir. Bunun yanında, GFD işlemi için değişken gerilim-değişken frekans sağlayan AA-DA-AA dönüşüm sistemlerinin bir bütün halinde incelendiği ve geliştirildiği çok fazla çalışma bulunmamaktadır. Tespit edilen çalışmalarda, klasik yükseltici dönüştürücü devresinde GFD işlemi için tercih edilen akım denetleyicisi ise histerezis yapıdır.

1.1. Tezin Amacı

Klasik evirici sistemlerinin şebekeden çektikleri giriş akımını düzeltmek amacıyla eviricinin DA giriş gerilimi bir GFD devresi üzerinden sağlanmak istenmektedir. Doğrultulmuş şebeke gerilimi ile evirici arasına yerleştirilen GFD devresi sayesinde aynı fazda akım ile gerilim sağlanılmasının yanı sıra, evirici için ayarlı bir DA gerilim de elde etmektir. GFD ve evirici devresinin tümleşik bir yapıda çalışması ile reaktif güç tüketimi azaltılarak, özellikle doğrusal olmayan yüklerin beslenilmesinde kullanılması amaçlanmaktadır.

GFD devresinde akım denetimi dayanıklı KM-BMD yardımıyla gerçekleştirilmiştir. Böylelikle, KM teorisi ve bulanık mantık teorisinin birleşiminden oluşacak bu denetleyici ile GFD devresinin giriş akımının sinüzoidal forma çekilmesinin yanı sıra ayarlı bir DA çıkış gerilimi de sağlanmış olacaktır. Bu noktada, KMD doğrusal olmayan, değişen parametrelere sahip sistemlerin denetimi için kullanılan etkili bir denetim yöntemi olarak karşımıza çıkmaktadır. [28-30]. Yüksek GF ve değişken DA gerilim için gerçekleştirilen GFD işlemi esnasında, giriş-çıkış gerilimi, yük ve çekilen akımdaki değişimlerden ötürü

dayanıklı bir akım denetleyiciye ihtiyaç vardır. Bu tez çalışmasında, gerilim için PI denetleyici, akım için ise hızlı ve daha dayanıklı olan KMD yapısı tercih edilmiştir. Bu yöntemin değişken yapıli denetim özelliğinden dolayı ortaya çıkan çatırdama problemini azaltmak ve kararlılığı artırmak için ise bu denetim yöntemine Bulanık Denetim (BD) algoritması adapte edilerek KM-BMD yöntemi kullanılmıştır.

Evirici devresinin denetiminde UVDGM tekniğı kullanılmaktadır. UVDGM tekniğı ile klasik iki-seviyeli evirici çıkışında istenilen genlik ve frekansta üç-fazlı gerilimler elde edilebilmektedir. UVDGM tekniğı; harmonik performansı, modülasyon indeksi aralığının genişletilmesi, DA giriş geriliminin optimum kullanımı ve düşük akım dalgalanması gibi avantajlara sahiptir. Doğrudan programlama tekniğine sahip olan bu yapı, sayısal uygulamalar için çok uygun bir algoritmadır.

Bu tez çalışmasının amacı; dayanıklı bir akım denetimi gerçekleştirilerek dış bozuculardan etkilenmeyen ve şebekeden çekilen akımın GF değerini 0.99 seviyelerine çıkarabilen bir GFD sistemi oluşturularak, elde edilen değişken DA gerilim ile iki seviyeli eviriciyi besleyip, giriş akımının THB değerini minimuma indirmektir.

1.2. Tezin Organizasyonu

Tezin ikinci bölümünde, AA-DA-AA dönüşüm sistemlerinde GFD işlemi için kullanılan DA-DA dönüştürücü devreleri anlatılmış, bu devrelerin avantaj ve dezavantajları incelenmiştir.

Üçüncü bölümde, GFD konusuna giriş yapıldıktan sonra, aktif ve pasif GFD yöntemlerinden bahsedilmiştir. Karşılıklı olarak avantaj ve dezavantajları tespit edildikten sonra, aktif GFD işlemi detaylı olarak anlatılarak, sıkça karşılaşılan topolojiler arasında kıyaslamalar gerçekleştirilmiştir. GFD yapılarının ardından, bu yapılarda kullanılan denetim teknikleri anlatılarak, bu yapıların avantaj ve dezavantajları ortaya koyulmuştur.

Çalışmanın dördüncü bölümünde, KMD ve BMD yöntemleri ile birlikte GFD işleminde kullanılan KM-BMD yöntemlerine yer verilmiştir.

Beşinci bölümde ise, UVDGM tekniğinin iki seviyeli eviricilerde kullanımı ve yöntemin yapısı incelenmiş, ayrıca bu algoritmanın mikrodenetleyici ile gerçekleştirilmesi de anlatılmıştır.

Altıncı bölümde, AA-DA-AA dönüşüm sistemi yapı olarak anlatılıp, deney düzeneğinin oluşturulmasından bahsedilmiştir. Deney düzeneğinin tasarımı ve

oluřturulması, yapılan dnřtrc devreleri iin elemanların tespiti, oluřturulan devreler, IGBT srme devresi, kullanılan akım ve gerilim algılayıcıları, evirici devresinde kullanılan akıllı g modl ve denetleyici olarak kullanılan denetleyici kartı DS1103 ve programları ve UVDGM iin kullanılan dsPIC30F4011 mikrodeneleyicisinin kullanımı anlatılmıřtır.

Yedinci blmde nerilen denetim yntemi ve algoritmanın deneysel sonuları yer almaktadır. MATLAB/Simulink ortamında devrelerin ve denetleyici algoritmalarının benzetim ve deneysel modelleri oluřturulmuřtur. Deneysel alıřmalar iin farklı kriterlere gre analizler yapılarak elde edilen sonular karřılařtırmalı olarak sunulmuřtur.

Sekizinci ve son blmde ise, alıřmaya iliřkin sonu ve deęerlendirmeler yer almaktadır. Bu tezin getirdięi yenilik ve avantajlarla birlikte sonraki alıřmalar iin kestirimler ve tavsiyelere deęinilmiřtir.

Bu tez alıřması Fırat niversitesi Bilimsel Arařtırma Projeleri Birimi (FBAP) tarafından FBAP-1570 nolu proje ile desteklenmiřtir.

2. DA-DA DÖNÜŞTÜRÜCÜLER

Bu tip dönüştürücüler, anahtarlama güç kaynaklarında ve DA motor sürücü uygulamalarında kullanılmaktadır. Bu dönüştürücülerin girişinde hat geriliminin doğrultulmasıyla elde edilmiş, genellikle regülesiz doğru gerilim bulunmaktadır. Bu nedenle girişte, hat gerilimindeki değişimlerin sonucunda iniş çıkışlar meydana gelir. Anahtarlama DA-DA dönüştürücüler, regülesiz DA girişi, istenilen gerilim kademesinde, regüleli DA çıkışa çevirmek için kullanılırlar.

Bu dönüştürücüler bir yalıtım transformatörü ile anahtarlama güç kaynaklarında veya DA motor sürücü uygulamalarında yalıtım transformatörü olmadan kullanılmaktadır. Bu nedenle, bu devreleri genel bir yaklaşımla incelemek için, bu kısımda sadece yalıtımsız dönüştürücüler ele alınmaktadır.

Yaygın olarak kullanılan DA-DA dönüştürücü türleri aşağıdaki gibi sıralanabilir [31-32]:

1. Yükseltici dönüştürücü
2. Alçaltıcı dönüştürücü
3. Alçaltıcı-yükseltici dönüştürücü
4. Cük dönüştürücü
5. Sepic dönüştürücü


Yukarıdaki beş dönüştürücü arasında yalnızca alçaltıcı ve yükseltici dönüştürücüler temel yapılardır. Alçaltıcı-yükseltici, Cük ve Sepic dönüştürücüler bu iki temel yapının birleşimidir.

Bu bölümde dönüştürücüler incelenirken, bunların sürekli akım çalışma durumunda oldukları, anahtarların ideal oldukları, endüktif ve kapasitif elemanlarda kayıpların olmadığı kabul edilmektedir. Bu kayıpların dönüştürücülerin çalışmasını sınırladığı durumlarda ise kayıplar ayrıca ele alınmaktadır [31].

DA-DA dönüştürücülerde amaç, giriş geriliminde meydana gelen dalgalanmalara ve değişken yük direncine rağmen sabit DA çıkış gerilimi elde etmektir. Hat geriliminden doğrultularak elde edilen giriş geriliminin genliğindeki değişimlerin birçok sebebi vardır. DA-DA dönüştürücüler genellikle regüle edilmiş DA güce ihtiyaç duyulan durumlarda kullanılmaktadır. Örneğin, bilgisayarlarda, medikal cihazlarda, iletişim araçlarında,

televizyon alıcılarında ve batarya şarj cihazlarında yaygın olarak kullanılmaktadır [31-32]. Bunların yanında, DA-DA dönüştürücüler regüle edilmiş değişken DA gerilime ihtiyaç duyulan DA motor hız denetimi uygulamalarında da kullanılmaktadır.

DA-DA dönüştürücülerde çıkış gerilimi, genellikle bir anahtarlama elemanı kullanılarak denetlenmektedir. Şekil 2.1’ de temel bir DA-DA dönüştürücü sistemi görülmektedir. Modern dönüştürücüler, anahtar mod güç kaynakları diye (SMPS) adlandırılmaktadır ki bu sistemlerde anahtarlama elemanı olarak IGBT ve MOSFET kullanılmaktadır.



Şekil 2.1. DA-DA dönüştürücü sistemi

DA-DA dönüştürücüdeki ortalama çıkış geriliminin regülasyonu, anahtarın iletimde kalma süresi t_{on} , darbe genişliği ve anahtarlama frekansı f_s ’ in bir fonksiyonudur. DGM, çıkış gerilimini denetlemek için çok sık kullanılan bir yöntemdir. Görev oranı, t_{on} ve anahtarlama periyodu T_s ’ e bağlı olarak şöyle tanımlanır:


$$d = \frac{t_{on}}{T_s} = \frac{V_{kontrol}}{V_{üçgen}} \quad (2.1)$$

Anahtarın iletimde kaldığı süre, üçgen dalganın denetim geriliminden düşük olduğu anahtarlama periyodu kısımlarıdır. Anahtarlama frekansı genellikle 20 kHz’ in üstünde seçilerek gürültüler önlenmek istenmektedir [31-32].

DA-DA dönüştürücüler, çıkış akımının karakteristiğine bağlı olarak aşağıda belirtilen iki durumdan birinde çalışmaktadır [31-33].

1. Sürekli akım çalışma durumunda (SAD)
2. Süreksiz akım çalışma durumunda (SSAD)

SAD, anahtarlama periyodunun tamamı boyunca sürekli akım çalışma durumu (sıfırdan büyük) ile tanımlanır. SSAD ise anahtarlama periyodunun bir kısmı boyunca süreksiz çıkış akımı (sıfıra eşit) ile tanımlanır. Bu tez çalışmasında yükseltici dönüştürücüler için SAD ele alınacaktır. Dönüştürücü devreleri birkaç jenerasyon olarak sınıflandırılmaktadır. Bunlardan en temel ve sık kullanılan yapılar şekil 2.2’ de gösterilmiştir.




Şekil 2.2. DA-DA dönüştürücü devreleri

Bu tez çalışmasında, yükseltici dönüştürücü kullanıldığı için detaylı olarak bu dönüştürücü incelenmiştir.

2.1. Yükseltici Dönüştürücü

Bu dönüştürücü devresinin çıkış gerilimi giriş geriliminden sürekli olarak yüksek olduğu için yükseltici dönüştürücü olarak isimlendirilmiştir. Şekil 2.3’ te yükseltici bir dönüştürücü devresi görülmektedir. Şekildeki kontrollü anahtar iletme geçince diyot ters kutuplanır ve çıkış devresini girişten ayırır, bu esnada girişten indüktansa enerji uygulanır. Anahtar kesime girince, devrenin çıkışına hem girişten hem de indüktanstan enerji geçişi olur. Burada devrenin SAD’ ta bulunduğu ve çıkış filtresindeki paralel kapasitenin çıkış gerilimini sabit tutacak şekilde çok büyük olduğu kabul edilmektedir.




Şekil 2.3. Yükseltici dönüştürücü devresi

Bu tez çalışmasında, GFD işlemi esnasında yükseltici dönüştürücü devresi için seçilen anahtarlama frekansı $f_s=10\text{kHz}$ ' dir ve devre SAD' ta çalıştırılmıştır.

2.1.1. Sürekli Akım Çalışma Durumu

Şekil 2.4a' da yükseltici dönüştürücü devresinin anahtarının iletimde olduğu, şekil 2.4b' de ise anahtarın kesimde olduğu durum için devrenin eşdeğerleri gösterilmektedir. Şekil 2.5 ise sürekli durumda indüktans akımının sürekli olarak aktığına $[i_L(t)>0]$ ilişkin dalga şekillerini göstermektedir.



Şekil 2.4. Anahtar konumuna göre yükseltici dönüştürücü eşdeğer devreleri
(a) Anahtar iletimde iken eşdeğer devre (b) Anahtar kesimde iken eşdeğer devre

SAD' ta olduđu için indüktans geriliminin bir periyot boyunca integrali sıfır olmalıdır. Buna göre;

$$V_s t_{on} + (V_s - V_0) t_{off} = 0 \quad (2.2)$$

Eşitlik 2.2' de, her iki taraf T_s ' ye bölünür ve eşitlik tekrar düzenlenirse,

$$\frac{V_0}{V_s} = \frac{T_s}{t_{off}} = \frac{1}{1-d} \quad (2.3)$$


elde edilir. Devre kayıpsız kabul edildiğinde, $P_s = P_0$ ' tir. Buradan ,

$$V_s I_s = V_0 I_0 \quad (2.4)$$

ve

$$\frac{I_0}{I_s} = (1-d) \quad (2.5)$$

bulunur.



Şekil 2.5. Yükseltici dönüştürücü akım ve gerilim grafikleri [34]

Yükseltici dönüştürücü devresinin SAD' da çalışabilmesi için $L > L_{min}$ ' dir [34]. L_{min} eşitlik 2.6 ile tespit edilir.


$$L_{min} = \frac{(1-d)^2 dR}{2f_s} \quad (2.6)$$

Bu çalışmada tasarlanan devre için giriş ve çıkış gerilim değerlerine göre L_{min} hesaplanırken ($d_1=0.75$ ve $d_2=0.5$, $R=300\Omega$, $f_s=10\text{kHz}$) eşitlik 2.6'dan $L_{min1}=0.7\text{mH}$ ve $L_{min2}=1.87\text{mH}$ hesaplanmıştır. $L > L_{min}$ olduğu için $L=1\text{mH}$ ve 2mH seçilmiştir.

3. GÜÇ FAKTÖRÜ DÜZELTME

Temel olarak GF, elektrik enerjisinin bir sistemde ne kadar etkili kullanıldığının ölçülmesidir. Düşük GF elektriğin verimsiz kullanıldığını ve yüksek GF ise elektriğin ne kadar verimli ve etkili kullanıldığını göstermektedir [35].

GF ile bahçe hortumu arasında basit bir benzetme yapabilir. Eğer bir hortumdan 1 dakika içerisinde 10 litre su akarsa, bu miktar elde edilinceye kadar musluğun açık olması gerekmektedir. Fakat hortum sızdırırsa, taşların arasında sıkışır veya ucuz olduğundan dolayı birbirine dolaşırsa, suyun tazyikinde düşme meydana gelecektir. Bu yüzden 10 lt/dk hedefinize ulaşmak için, musluğu biraz daha açarak hortumdan geçen suyun tazyikini artırmak gerekecektir. Bir bakıma bunun adı *Güç Faktörü Düzeltme*’dir [35]. Diğer bir tanım ile GF, bir AA kaynaktan beslenen elektriksel yüke ait gerilim ile akım dalga şekilleri arasındaki ilişkinin bir ölçüsüdür [36]. GF konusu için, AA gerilim ve akım dalga şekillerinin irdelenmesi faydalı olacaktır. Şekil 3.1’de AA giriş gerilimi ve akımı dalga şekilleri için örnekler verilmiştir.



Şekil 3.1. Gerilim ve akım dalga şekilleri için örnekler


Şekil 3.1a' da omik bir yüke ait temel dalga şekilleri görülmektedir. Bu dalga şekillerine sahip olan cihazlar akkor lambalar veya ısıtıcılar olarak gösterilebilir. Akım ve gerilim dalga şekilleri görüldüğü gibi sinüzoidaldir ve aynı fazdadır. GF değeri 1, THB sıfırdır.

Şekil3.1b' de doğrusal bir reaktif yüke ait dalga şekilleri verilmiştir. Burada, akım dalga şekli sinüzoidaldir ama gerilim ile arasında faz farkı mevcuttur. THB yine sıfırdır ama faz farkı sebebiyle GF değeri 1' den küçüktür. Bu dalga şekline sahip cihazlara AA motorları, transformatörler veya aydınlatma balastları gibi indüktif yükler gösterilebilir.

Şekil 3.1c' de ise doğrusal olmayan bir yük davranışı görülmektedir. Bu durumda, akım dalga şekli sinüzoidal değildir, GF değeri 1' den düşüktür ve THB sıfır değildir. Bu dalga şekline sahip devrelere kondansatörlü doğrultucular olarak verilebilir. Eğer şebekenin empedansı çok düşük ise, sinüzoidal olmayan bu akım şekli ile hattın gerilim dalga şekli fazla bozulmaz. Aksi halde bu akım, besleme geriliminin de ciddi olarak bozulmasına sebep olur.

3.1. Güç Faktörü


GF, aktif güç ile görünür güç arasındaki ilişkidir. Güçler arasındaki bu ilişki genellikle güç üçgeni kullanılarak şekil 3.2' deki gibi gösterilmektedir.



Şekil 3.2. Güç üçgeni

GF, aynı zamanda sinüzoidal gerilim ve akım arasındaki faz farkı olarakta bilinmektedir ve bu durum şekil 3.3' te gösterilmiştir [31]. GF, gerçek gücün görünür güce

oranını gösteren ve 0 ile 1 arasında değişen bir değerdir veya şekildeki üçgende de görüldüğü gibi iki güç arasında kalan açının kosinüsüdür.



Şekil 3.3. Gerilim ve akım arasındaki faz farkı ($GF < 1$)

Bir omik-indüktif yük için GF;

$$GF = \frac{\text{Gerçek Güç}(P)}{\text{Görünür Güç}(S)} = \cos \phi \quad (3.1)$$

şeklinde tanımlanır. Ayrıca, görünür, aktif ve reaktif güçler sırasıyla aşağıdaki bağıntılar yardımıyla hesaplanabilir.

$$S = V.I \quad (3.2)$$

$$P = S \cdot \cos \phi \quad (3.3)$$

$$Q = S \cdot \sin \phi \quad (3.4)$$

Geleneksel AA devrelerde aktif güç ve GF ifadesi eşitlik 3.1 ve 3.3' deki gibidir. Ama doğrultucu devrelerinde akım sinüzoidal olmadığı için bu GF eşitliğinden faydalanılamaz. Bunun yerine aşağıdaki eşitlik geçerli olacaktır.

$$GF = \text{Yer Değiştirme Faktörü} \times \text{Distorsiyon Faktörü} \quad (GF = YDF \times DF) \quad (3.5)$$

$$GF = \frac{V \cdot I_1 \cdot \cos \phi}{V \cdot I} = \frac{I_1}{I} \cdot \cos \phi \quad (3.6)$$

Hat akımının ana harmoniği ile gerilimi arasındaki açının kosinüsü Yer Değiştirme Faktörü (YDF)' dir.

$$YDF = \cos \phi \quad (3.7)$$

Hat akımının birinci harmoniğinin efektif değerinin, toplam hat akımının efektif değerine oranı *Distorsiyon Faktörü* (DF)' dir ve aşağıdaki bağıntı ile temsil edilir.

$$DF = \frac{I_{1-eff}}{I_{eff}} \quad (3.8)$$

3.2. Yük ve Güç Türleri

Elektrik dağıtım sistemlerinde kullanılan yükler 3 çeşittir ve aşağıda belirtildiği gibidir.

- 1) Omik
- 2) İndüktif
- 3) Kapasitif

Endüstride, satış, üretim ve ofis cihazlarının çoğu indüktif yük özelliği taşımaktadır. Örneğin transformatör içeren cihazlar, floresan lambalar ve asenkron motorlar gibi. Bu tür cihazların çalışabilmesi için sargılara ihtiyaç vardır. İçinden akım geçen sargıda bir elektromanyetik alan meydana gelmektedir. İndüktif bir yük çalışırken enerji harcar ve aynı zamanda doğru işlevini yerine getirebilmesi için kesin bir enerji miktarına ihtiyaç vardır.

İndüktif yüklerin işletimi için gerekli iki tip güç şunlardır;

- Aktif güç (kW cinsinden ölçülen); gerçek iş gücü
- Reaktif güç (kVA); elektromanyetik alanı oluşturan güç

Bir sistemde tüketilen toplam güç, görünür güçtür veya aktif ve reaktif güçlerin birleşimidir.

3.3. Elektronik güç kaynakları için GFD

Güç dağıtım sistemlerindeki elektronik yüklerin varlığı, güç dönüştürücü cihazlarının tipik zayıf GF' ler nedeniyle verimsiz ve güvensiz koşulların oluşmasına neden olur. Dalga şeklindeki bozulma, trafoların aşırı ısınması ve nötral iletkenler üç-fazlı bir sistemde oluşan etkilerden sadece bir kaçıdır. Sonuç olarak, güç dağıtım sistemlerinin bütünlüğünü sağlamak amacıyla düzenlenen yeni yönetmelikler de dâhil ekonomik kaygılar ile güvenlik kaygıları GFD stratejilerine olan ilginin artmasına neden olmuştur.

Güç dönüştürücü cihazlarında oluşan düşük GF indüktif motor yüklerinde görülen düşük GF' den tamamıyla farklıdır ve farklı bir yaklaşım gerektirmektedir.

3.4. Zayıf GF' nin Temel Nedenleri

En basit şekliyle, reaktif doğrusal devre elemanlarından kaynaklanan zayıf GF, yükün indüktif veya kapasitif olmasına bağlı olarak akım ve gerilim arasındaki faz farkı şeklinde ortaya çıkar. Bu çeşit zayıf GF, yüke paralel olarak zıt işaretli reaktif bir bileşen eklenerek ortadan kaldırılır. Öte yandan tipik olarak elektronik güç dönüştürücü cihazıyla bağlantılı makul düzeyden düşük GF' ye doğrusal olmayan devre elemanları neden olmaktadır. Çevrim dışı güç kaynaklarının çoğunda, AA-DA dönüştürücünün ön kısmında bir filtre kapasitesi ve bir köprü doğrultucu bulunmaktadır. Bu devrede akım, hattın ancak hattaki tepe gerilimi filtre kapasitesindeki gerilimi aştığı zaman çekilir. Akımın yükselme ve düşme oranı hat geriliminden büyük ve akım süreksiz şekilde olduğu için harmonikler oluşur. Bu harmonikler, güç dağıtım sistemlerinde sorunlara yol açmaktadır.


3.5. GFD Yöntemlerinin Sınıflandırılması

Çözüm yöntemleri giriş akımının şekillendirmesine göre sinüzoidal veya sinüzoidal olmayan şeklinde iki grup halinde sınıflandırılabilir.

3.5.1. Sinüzoidal Hat Akımı

Bu tür bir yaklaşım için farklı yöntemler mevcuttur. İki katlı yaklaşıma alternatif olarak aşağıdaki yöntemler kullanılabilir. İhtiyaca göre akıma şekil verilmesi gerektiği için

akımın sinüs olması veya olmamasına göre yöntemler değişmektedir. Sinüzoidal hat akımı elde edilebilecek yöntemler aşağıdaki şekilde görülmektedir [37-40].



Şekil 3.4. İki katlı yaklaşıma alternatif yöntemler

Gerilim takibi yaklaşımı: Bazı dönüştürücü devrelerinde, süreksiz akım durumunda çalışırken akım çevrimi kaldırılarak gerilimin doğal olarak takibinin sağlandığı yöntemlerdir [41-44]. Bu, kontrol devresinin basitleştirilmesi anlamına gelmektedir. Alçaltıcı-yükseltici ve flyback gibi dönüştürücülerde sinüzoidal hat akımı elde edilebilmektedir. Genellikle düşük güçlü uygulamalar seçilmekte çünkü RMS akımının sebep olduğu iletim kayıpları en aza indirgenmek istenmektedir. Diğer avantajlardan biri ise yükseltici diyot üzerinde harcanan kayıpların azalmasıdır.

Pasif Filtre kullanımı: Bunun en önemli avantajı kolay uygulanabilir olması ve EMI'lerin ortadan kalkmasıdır. Bununla birlikte, indüktansın büyük ve ağır olması, bu yöntemin her yerde kullanılamamasına sebep olmaktadır.


Kayıp enerjinin kullanımı: AA-DA dönüşümü esnasında meydana gelen enerji kayıplarını en aza indirebilmek için birçok yöntem sunulmuştur [39]. İki katlı yaklaşımda ise güç iki kez dönüşüme uğramaktadır. Bu sebeplerden ötürü, meydana gelen kayıpları en aza indirmek, kullanılan enerjinin etkinliğini artırabilmek için uygulanmaktadır.

Enerjinin daha iyi kullanımı: Sadece enerjinin ne kadarının kullanıldığı değil aynı zamanda ne kadar etkin kullanıldığı da söz konusudur. Enerji kayıplarının en aza indirgenmesi, enerjinin daha verimli kullanılması için birçok çalışma mevcuttur [38-40,45].

Aktif Filtreleme: Yüksek güçlü sistemlerde çok yaygın olarak kullanılan bir yöntemdir. Denetim genellikle DSP kullanılarak gerçekleştirilmektedir. Filtreleme kısmı doğrultucu bölümünde olduğunda ve iki bölgeli dönüştürücü gibi çalıştırıldığında çok daha basit yaklaşımlar ortaya çıkabilmektedir [46].

3.5.2. Sinüzoidal Olmayan Hat Akımı

Literatürde, harmonik akımlarının elverdiği ölçüde, daha basit devre yapıları ve yeni topolojiler, genellikle düşük güçlü sistemler için tasarlanmıştır [47-50].



Şekil 3.5. Sinüzoidal olmayan hat akımına sahip, iki katlı yaklaşıma alternatif yöntemler

Bu tür devrelerde iki katlı yaklaşıma alternatif olarak daha basit yöntemler ortaya çıkmıştır. Başlıca alternatif yöntemler şekil 3.5’ te görülmektedir. Bu yöntemlerin çoğunda denetim çevrimi basitleştirilmiştir. Sinüzoidal formda olmadığı halde IEC 1000-3-2 hat akımı harmonik standartlarına uygun olan ve 3. 5. 7. ve 9. harmonikleri sınır değerlere yakın sistemler de mevcuttur [9]. Düşük güçlü uygulamalar için bu tür sistemler standartlara uygun olduklarından pratikte de yer bulabilirler.

Bu tür yapılara en basit örnek alçaltıcı dönüştürücüdür ve GFD için uygun değildir. Çünkü hat akımı geçişlerinde bozulmalar meydana gelmektedir (giriş gerilimi, çıkış geriliminden daha küçük olduğunda akım değeri sıfır olmaktadır). Buna rağmen, güç seviyelerine bakarak ve standartlara da uyularak bunun daha düşük güçlü uygulamalarda kullanılabileceği söylenebilir [3].

Pasif filtre kullanımı: Birim güç faktörünün aranmadığı ancak ihtiyaca cevap verebilecek düşük güçlü devreler için kullanışlı yöntemlerdir [47-49]. Tasarım kısmındaki zorluklar aşıldığı takdirde performans olarak tatmin edici seviyeye gelebilir.

Anahtar sayısını azaltma: İki katlı yaklaşım için anahtar sayısını azaltmanın genel prosedüründen bir çalışmada bahsedilmiştir [50]. Maliyeti azaltmak açısından anahtar sayısını azaltmak temel sebeplerden biridir.

Denetim çevrimlerini kaldırma: Bir önceki yöntemle benzerlik göstermekte fakat bu yöntemde anahtar sayılarının azaltılması söz konusu değildir. İki katman görev oranını paylaşmaktadır. Denetim yapısını kolaylaştırmak ve tek noktadan denetimi gerçekleştirmek her zaman daha caziptir.


Topolojileri birleştirmek: Son yıllarda bilinen iki topolojiyi birleştirerek tek noktadan basit şekilde denetimi gerçekleştirilebilen sistemler tasarlanmıştır. Topolojilerin seçimi, iletim durumlarının tanımlanması bu yöntemde referans olan kriterlerdir.

DA-DA dönüştürücü güncelleme: Geleneksel dönüştürücü yapılarının modifikasyonu sonucu yeni yapıların ortaya çıkarılmasıyla meydana gelmektedir. Bu yapıların avantajları elemanları değiştirerek ya da ekleyip çıkararak, daha basit denetim çevrimleri oluşturmak, boyutu ve maliyeti düşürmektir.

3.6. Temel Aktif GFD Yapıları

Yükseltici yapı, alçaltıcı-yükseltici yapı ve flyback yapı bunların en belirgin örnekleridir. Tez çalışmasında kullanılan yükseltici dönüştürücü olduğu için ayrıntılı olarak GFD işlemi bu dönüştürücü türü kullanılarak ele alınmıştır. Diğer yapıların ise özellikleri, avantaj ve dezavantajlarına değinilmiştir.

3.6.1. Yükseltici Dönüştürücü için GFD



Şekil 3.6. Yükseltici dönüştürücü için GFD

Özellikleri:

- Basit bir yapıdır.
- Yüksek GF değeri mümkündür.
- Çıkış gerilimi, giriş gerilimi tepe değerinden daha fazladır.
- Ekstra giriş filtresine gerek yoktur çünkü kendi yapısında bu mevcuttur.
- Geçici durum korumasına gerek yoktur.
- Yüksek-frekans izolasyonuna gerek duyulmaz.

Burada L yeterince büyük ise I_L akımı daha düzgün olacaktır. Doğrultucunun çıkışına bağlı dönüştürücü yükseltici türdedir.

Devrede iki durum söz konusudur.

a) Anahtarın iletimde olduğu durum:

S iletimde iken D kesimde olacaktır. Böylece;

$$V_L = V_s$$

$$L \frac{dI_L}{dt} = V_s$$

$$\frac{dI_L}{dt} = \frac{V_s}{L} \quad (3.9)$$


b) Anahtarın kesimde olduğu durum:

S kesimde iken D iletimde olacaktır. Böylece;

$$V_L = V_s - V_0$$

$$\frac{dI_L}{dt} = \frac{V_s - V_0}{L} \quad (V_0 > V_s \text{ olduğu için eğim negatif}) \quad (3.10)$$


V_s , V_{in} geriliminin tam dalga doğrultulmuş halidir. d görev periyodu denetlenerek, I_L akımının V_s gerilimiyle senkronize olan doğrultulmuş sinüs dalgası şeklini takip etmesi sağlanır. Bir başka deyişle, I_s akımı (kaynak akımı) V_s ile aynı fazdaki sinüs dalga şeklini takip eder.



Şekil 3.7. Yükseltici dönüştürücü için GFD kontrolü


Bu yöntemde, V_s ' ten bilgi alınıp sinüzoidal dalga şekli elde edilir ve aynı zamanda, I_L akımının ölçeğine bağlı olarak ta bu örnek ölçeklendirilir. Bu işlem esnasında, V_0 ' ı sabit tutan bir gerilim denetleyicisi de yukarıdaki yapıda mevcuttur.

Çarpma bloğunda $|I_L \cdot \sin wt|$ referansı elde edilmektedir. Gerçek akım bilgisiyle, referans akım karşılaştırılır ve akım denetleyici çıkışında d elde edilir. d 'ye bağlı olarak elde edilen I_L akımını referans ile karşılaştırma ise ikinci denetim çevriminde yapılmaktadır. Sonuçta elde edilen V_0 değerini, V_{ref} ile karşılaştırarak gerilim denetleyicisi girişi için gerekli olan hata sinyali elde edilmektedir.



Şekil 3.8. Akım dalga şekli ve d görev periyodunun elde edilişi

Genel olarak elektronik güç kaynaklarındaki düşük GF'lerini düzeltmek için en geçerli yol, aktif GFD yapılarını kullanmaktır.



Şekil 3.9. GFD işleminde anahtar sürmek için kullanılabilir bir yapı

Bu tür dönüştürücü devresinin denetiminde, sinüzoidal giriş akımını sürekli tutmak maksadıyla yükseltici gerilimini ayarlama olanağı sağlanır. Denetleyici devresinde, sinüzoidal giriş akımını korumak amacıyla da giriş gerilimi dalga şekli kullanılır. Denetleyici devresi giriş akımını ölçerek, giriş gerilimi dalga şekliyle karşılaştırır ve aynı fazda giriş akımı dalga şeklini üretmek için yükseltici gerilimini ayarlar. Aynı zamanda denetleyici devresi DA çıkış gerilimini regüle etmektedir. Denetleyici devresinin birinci işlevi sinüzoidal bir giriş akımını sürdürmek olduğu için, DA geriliminin çok az değişimine izin vermektedir.

İyi tasarlanmış bir GFD devresi, hat geriliminde mevcut olan bozulmaya bire bir yanıt vermelidir. Bu nedenle GFD devrelerini değerlendirirken düşük bozulmalı bir gerilim kaynağı kullanmak faydalı olacaktır.

Aktif bir GFD devresinin kullanılması giriş akımında daha az süreksizliklere ve sonuç olarak hattın çekilen giriş akımının daha az harmonik içermesine sebep olacaktır.

3.6.2. Alçaltıcı-Yükseltici Dönüştürücü için GFD

Özellikleri:

- Alçaltıcı gibi davranırken çıkış gerilimi giriş geriliminin tepe değerinden düşüktür, yükseltici gibi çalışırken ise çıkış gerilimi giriş geriliminin tepe değerinden yüksektir. GFD işlemlerinde kullanılan bir yapıdır.
- İletim kayıpları diğer temel yapılara oranla daha yüksektir.

3.6.3. Flyback Dönüştürücü için GFD

Özellikleri:


- Basit bir yapıya sahiptir.
- Sabit görev oranı ile SAD' ta çalışırken yüksek GF elde etmek mümkündür.
- Darbe akımlarına ve gerilimlerine karşı koruması mevcuttur.
- Yüksek frekans izolasyon transformatörü gereklidir.
- Giriş akımı yüksek harmonik bileşenler ihtiva etmektedir.

3.7. Tek Fazlı GFD Devrelerinde Kullanılan Standart Denetim Teknikleri

İdeal bir GFD devresi, şebeke tarafına bir direnç gibi davranmalı ve çıkış gerilimi minimum dalgalılıkta olmalıdır. Dönüştürücü, sinüzoidal bir hat gerilimi için şebekeden sinüzoidal bir akım çekmelidir. Bunun yapılabilmesi için, uygun bir sinüzoidal akım referansı gereklidir. Bu noktada, denetim sisteminin amacı, giriş akımının bu akım referansını takip edilmesini sağlamaktır.

Bu bölümde anlatılan beş denetim tekniğinde, yaygın bir şekilde kullanılmakta olan yükseltici dönüştürücü esas alınmıştır. Diğer dönüştürücü yapılarında kullanılan denetim teknikleri, belirtilen denetim tekniklerinin çeşitli modifikasyonlarından ibarettir.

3.7.1. Akım Tepe Denetimi Tekniği



Şekil 3.10. Yükseltici dönüştürücü için akım tepe değeri denetimi tekniği

Şekil 3.10’ daki devre yapısından görüleceği gibi, güç anahtarı sabit bir anahtarlama frekansında iletme ve kesime alınmaktadır. İndüktans akımının pozitif eğimli artışı, sinüzoidal akım referansına ulaştığında anahtar iletimden çıkarılmaktadır. Bu referans, genellikle gerilim hata amplifikatörünün çıkışı ve köprü doğrultucu çıkış geriliminin ölçeklenmiş bir örneği ile çarpımından elde edilir. Bu şekilde akım referansının genliği de ayarlanmış olacaktır. Dönüştürücü SAD’ ta çalıştırılmaktadır. Bu yöntemde, referans sinyali hat gerilimi ile senkronizedir ve bu algoritma ile birim GF’ ye yakın değerler elde edilebilmektedir [8].

Avantajları

- Sabit anahtarlama frekansında çalışılmaktadır.
- Sadece anahtar akımı takip edildiğinden, bu işlem bir akım trafosuyla sağlanabilir. Böylece algılama direnci kayıpları da oluşmayacaktır.
- Akım hata amplifikatörüne ihtiyaç duyulmaz.

Avantajları

- Sabit anahtarlama frekansında çalışmaktadır.
- SAD' ta çalışmaktadır. Düşük darbe akımları ve hat akımı söz konusudur.
- Akım tepe değeri denetimi yöntemine göre daha iyi bir giriş akım dalga şekli sağlanır.


Dezavantajları

- İndüktans akımı takip edilmelidir.
- Bir akım hata amplifikatörü gereklidir.
- Çarpma devresine ihtiyaç vardır.

Bu yöntem uygulamalarda sıkça tercih edilmekte ve bu yöntemi gerçekleştirebilmek için üretilmiş DGM entegreleri piyasada üretilmektedir.

3.7.3. SAD ile SSAD Sınırında Çalışma Denetimi Tekniği

Bu denetim tekniğinde, hat gerilimi periyodu boyunca anahtar iletimde tutulur ve indüktans akımı sıfıra düştüğünde anahtar kesime sokulur. Böylece dönüştürücü SAD ile SSAD arasındaki sınırda çalışır. Bu yolla boşluk diyodu yumuşak bir şekilde iletimden çıkarılır ve anahtar sıfır akımda iletime girer. Anahtarın iletime ve kesime girmesi sonucu ortaya çıkan kayıplar da böylece azaltılmış olur. Ancak darbe akımları, eleman üzerine düşen darbe gerilimleri ve iletim kayıpları artmaktadır. Bu sebepten daha büyük giriş filtrelerine gerek duyulmaktadır. Şekil 3.12' de bu denetim tekniğinin yapısı gösterilmektedir.



Şekil 3.12. Yükseltici dönüştürücü için SAD ile SSAD sınırında çalışma denetimi tekniği

Avantajları


- Akım hata amplifikatörüne ihtiyaç yoktur.
- Anahtar akım takibi yapılan denetleyiciler için, anahtar akım sınırlaması yapılabilir.
- Çarpma devresine ihtiyaç yoktur.

Dezavantajları

- Değişken anahtarlama frekansında çalışılmaktadır.
- İndüktans akımının sıfır geçişini yakalayabilmek için anahtar gerilimi takip edilmelidir.
- Anahtar akımının takip edildiği denetimlerde, komütasyon gürültülerinden etkilenmeyen bir denetim algoritması gerekmektedir.
- Yüksek darbe akımları ve hat akımı söz konusudur. EMI filtre boyutu da artmaktadır.

3.7.4. Süreksiz Akım DGM Denetimi Tekniği

Süreksiz akım DGM denetimi tekniğinde, akım denetimi mevcut değildir. Böylece anahtar sabit anahtarlama frekansı ile denetlenmektedir. Bu yöntem, SSAD ile çalışan bir dönüştürücüyle birim GF' nin elde edilmesine olanak sağlar. Yükseltici dönüştürücü ile bu yöntem şebeke akımında bazı harmonik bozulmalara sebep olmaktadır. Bu denetim tekniği şekil 3.13' te gösterilmiştir.



Şekil 3.13. Yükseltici dönüştürücü için süreksiz akım DGM denetimi tekniği

Avantajları


- Sabit anahtarlama frekansında çalışılmaktadır.
- Akım takibine gerek duyulmaz.
- Basit DGM denetimi mevcuttur.

Dezavantajları

- SAD ile SSAD sınırında çalışma denetimi yöntemine oranla daha büyük darbe akımları oluşmaktadır.
- Yükseltici dönüştürücüde, giriş akım bozulmaları oluşmaktadır.

3.7.5. Histerezis Denetim Tekniđi

Sinüzoidal akım referansları alt ve üst sınır şeklinde sınırlandırılarak histerezis denetim tekniđi elde edilmektedir. Bir bakıma bir referans bandı oluşturulmaktadır. Bu yöntemle göre indüktans akımı, düşük referansın altına inerse anahtar ilettime sokulmakta, yüksek referansın üstüne çıkarsa kesime sokulmaktadır. Şekil 3.14' te bu tekniđin blok diyagramı verilmiştir. Bu teknikte dönüştürücü, SAD' ta çalıştırılmaktadır [8]. Çok yüksek anahtarlama frekansından kaçınmak için, hat geriliminin sıfır geçişi esnasında anahtar açık tutulmalıdır.



Şekil 3.14. Yükseltici dönüştürücü için histerezis denetim tekniđi

Avantajları

- SAD' ta çalıştırılmaktadır.
- Hat akımındaki bozulmalar diğeri yöntemlere oranla daha azdır.

Dezavantajları

- Değişken anahtarlama frekansı kullanılır.
- İndüktans akımı takip edilmelidir.
- Komütasyon gürültülerine karşı hassastır.

4. YÜKSELTİCİ DÖNÜŞTÜRÜCÜ İÇİN DAYANIKLI DENETLEYİCİ TASARIMI

4.1. Kayma Mod Denetim (KMD)

Doğrusal olmayan, değişen parametrelere sahip sistemlerin denetimi zordur. KMD, bu tür sistemlerin denetiminde kullanılan etkili bir denetim yöntemidir. Değişken yapıli denetim sistemleri olarakta adlandırılan KMD, dış bozuculara karşı denetim sistemine dayanıklılık sağlayan bir yaklaşımdır.

KMD' nin kapalı çevrim denetim sistemlerine uygulanmasındaki amaç, hatayı anahtarlama yüzeyi veya diğer adıyla kayma yüzeyine doğru itmek ve bu yüzeyde tutmaktır. Bu durumda sistem kayma rejimindedir ve dış bozuculardan etkilenmez. Kayma yüzeyi, durum değişkenlerinin doğrusal kombinasyonu olan bir fonksiyon olarak tanımlanır. Bu nedenle, durum değişkenleri, bu yüzey üzerinde doğrusal bağımlı hale gelir ve sistemin derecesi, bağımsız giriş sayısı kadar indirgenmiş olur. Buna bağıli olarak indirgenmiş bir denetim kuralı ile denetlenebilir [51].

Durum değişkenleri aşağıda verilen doğrusal olmayan bir sistem göz önüne alınırsa;

$$\dot{x} = A(x, t) + B(x, t).u(t) \quad (4.1)$$

burada, $x \in R^n$, $A \in F^n$, $u \in R^m$, $\text{rank}(B(x, t)) = m$, $u \in [u_{\min}, u_{\max}]$ ' dir.

Değişken yapıli denetim tasarımı iki aşamada ele alınabilir:

- $s(x)$ vektör formunda yazılmış, m adet anahtarlama fonksiyonunun seçimi.

$$S = \{x: \Phi(t) - \varphi(x) = s(x, t)\} = 0 \quad (4.2)$$

Burada, $\Phi(t)$ olması istenen durum değerlerinin fonksiyonudur, $\Phi(t) = f(x^r)$. Referans değerler, zamanın fonksiyonu olduğundan $\Phi(t)$ olarak ifade edilmektedir. $\varphi(t)$ ise durum değişkenlerinin fonksiyonudur, $\varphi(t) = g(x)$. Böylece, sistem durum hatasının bir fonksiyonu olan anahtarlama fonksiyonları, zamana ve durumlara bağıli iki parça olarak ifade edilmektedir.

- Denetleyici seçimi, Lyapunov fonksiyonunun seçilmesi ile belirlenen, kararlılık kriterini sağlayacak, denetleyicinin hesaplanması işlemidir. Sonuç olarak, seçilmiş olan anahtarlama yüzeyi $s(x)$ ' in işaretine göre farklı denetleyici yapılarının uygulanması ile değişken yapıli denetim elde edilmiş olur. Eşitlik 4.3 bu değişimi temsil eden ifadedir;

$$u(x, t) = \begin{cases} u^+(x, t) & s(x) > 0 \\ u^-(x, t) & s(x) < 0 \end{cases} \quad (4.3)$$

Değişken yapıli denetim sistemlerinin özel bir halini oluşturan KMD sistemlerinde bu denetim, sistemin durumlarının sonlu zamanda seçilen $s(x)=0$ yüzeyine ulaşmasını sağlayacak şekilde yapılır.

4.1.1. Kayma Yüzeyi


Eşitlik 4.1' de verilen sistem için kayma yüzeyi, eşitlik 4.2 kullanılarak seçilir ve bu eşitliklerdeki $\Phi(t)$, $\varphi(x)$ ve $s(x)$ fonksiyonları aşağıdaki gibi tanımlanır.

$$\Phi(t) = G \cdot x^r \quad \varphi(x) = G \cdot x \quad \Rightarrow \quad s(x, t) = \Phi(t) - \varphi(x) = G \cdot (x^r - x) \quad (4.4)$$

Burada G matrisi kayma yüzeyinin eğimini belirleyen $(M \times N)$ boyutunda katsayı matrisidir. G genelde köşegen matris olarak belirlenir ve elemanları aşağıdaki eşitlik ile izleme hatasını sıfıra götürmek üzere pozitif katsayılar olarak seçilir. İzleme hatası, $e_i = x^r - x$ olarak tanımlanmıştır.

$$s_i = \left(\frac{d}{dt} + g_i \right) e_i \quad (4.5)$$

Eşitlik 4.5' ten görüldüğü gibi, s_i sıfıra gittiği zaman e_i de sıfıra gider. Kayma yüzeyinin gösterildiği grafik şekil 4.1' te verilmiştir.



Şekil 4.1. Kayma fonksiyonu

4.1.2. Lyapunov Kararlılık Analizi

KMD kullanan bir sistemde hata, $S = 0$ doğrusuna sonlu bir sürede ulaştırılarak sıfıra götürülür. Kaymayı sağlayacak denetleyici girişi u' yu belirlemek için, bir Lyapunov fonksiyonunun tanımlanması gerekir. S' in skaler bir fonksiyonu olan V , birinci dereceden türevleri tanımlı olmak üzere aşağıdaki koşulları sağladığında sistem, $S=0'$ da asimptotik kararlıdır.

- 1) $V(S)$ kesin pozitif tanımlı,
- 2) $\dot{V}(S)$ kesin negatif tanımlı,
- 3) $\|S\| \rightarrow \infty$ olduğunda $V(S) \rightarrow \infty$

Lyapunov fonksiyonu aşağıdaki gibi kesin pozitif tanımlı olarak seçilir.

$$V(S) = \frac{1}{2} S^T S \quad (4.6)$$

İkinci aşama ise Lyapunov fonksiyonunun türevinin kesin negatif tanımlı olmasını sağlamaktır.

$$\dot{V}(S) = -S^T \cdot D \cdot \text{sign}(S) \quad (4.7)$$

Burada D, (MxM) boyutunda, kesin pozitif tanımlı, köşegen bir matristir. sign(S) ise, her bir S elemanına uygulanan işaret fonksiyonunu ifade eder.

$$\text{sign}(S) = [\text{sign}(S_1) \quad \dots \quad \text{sign}(S_m)]^T \quad (4.8)$$

Eşitlik 4.8 ile belirtilen işaret fonksiyonun işlevi aşağıdaki eşitlik ile tanımlanmıştır.

$$\text{sign}(S_i) = \begin{cases} +1 & S_i > 0 \\ 0 & S_i = 0 \\ -1 & S_i < 0 \end{cases} \quad (4.9)$$

Eşitlik 4.6' nın türevi alınıp, eşitlik 4.7' ye eşitlenirse aşağıdaki bağıntı elde edilir.

$$S^T \cdot \dot{S} = -S^T \cdot D \cdot \text{sign}(S) \quad (4.10)$$

S(x)' i tanımlayan eşitlik 4.4' ün türevi alınıp, sistemi tanımlayan eşitlik 4.1 elde edilen bu ifadede kullanılırsa eşitlik 4.11 elde edilir.

$$\dot{S} = \dot{\varphi}(t) - \frac{\partial S_a}{\partial x} \dot{x} = \dot{\varphi}(t) - G \cdot (A(x) + Bu) \quad (4.11)$$

$\dot{S} = 0$ koşulunu sağlayan denetleyici *eşdeğer denetim* olarak isimlendirilir. Eşitlik 4.11 sıfıra eşitlenip u çekilirse u_{esd} ;

$$u_{esd}(t) = -(G \cdot B)^{-1} (G \cdot A(x) - \dot{\varphi}(t)) \quad (4.12)$$


bulunur. Eşitlik 4.11, eşitlik 4.10' da yerine yazıldığında ise denetleyici eşitliği,

$$u(t) = u_{esd}(t) + (G.B)^{-1}.D.sign(S(x, t)) \quad (4.13)$$

elde edilir.

4.1.3. KMD ve Çatırdama Problemi

u denetleyici girişi fonksiyonu, belirsizliklere ve bozuculara bağlı bir 'sign' fonksiyonu içermektedir. Sürekli zaman KMD sistemlerinde bu fonksiyonun -1 ve +1 arasında ve $S=0$ doğrusu üzerinde sonsuz biçimde anahtarlandığı varsayılmaktadır. İdeal KM' de denetleyici girişinin sınırsız hızda anahtarlanması sebebiyle, $S=0$ doğrusu üzerinde gerçekleştiği bu işlem esnasında çatırdama problemi oluşmamaktadır. Ancak, pratikte bu mümkün değildir çünkü mikroişlemcilerin denetim kuralını gerçekleştirebilmesi sınırlı zamanda olabilmektedir. Bu kısıtlamadan dolayı, pratik KMD sistemlerinde sürekli durumda ve kaymada her zaman çatırdama problemi meydana gelmektedir. İkinci derece bir sistemin tipik faz yüzeyinde, sınırlı anahtarlama sonucunda ortaya çıkan çatırdama problemi şekil 4.2' de gösterilmiştir [52].



Şekil 4.2. Sınırlı ve hatalı anahtarlama sonucu ikinci derece sistemin faz düzlemi

Çatırdama problemi, sürekli rejimde iken arzu edilen denge noktası etrafında meydana gelen istenmedik yüksek frekanstaki salınımlardır ve sistemin modellenemeyen yüksek frekans dinamiklerini harekete geçirmektedir. Çatırdama problemini azaltmak veya ortadan

kaldırmak için birçok yöntem kullanılmaktadır. En çok tercih edilen yöntem ise, süreksiz bileşen $\text{sign}(S)$ yerine $\text{sat}(S)$ (saturasyon) fonksiyonunun kullanılmasıdır. $\text{sat}(S)$ fonksiyonu eşitlik 4.14' te tanımlandığı gibidir.

$$\text{sat}(S) = \begin{cases} s/\varphi & |S| \leq \varphi \\ \text{sgn}(S) & |S| > \varphi \end{cases} \quad (4.14)$$


Burada φ , pozitif bir sabit sayıdır ve sınır katmanı kalınlığı olarak adlandırılır. Eşitlik 4.14' teki fonksiyon, çatırdama problemini ortadan kaldırmak için anahtarlama yüzeyi etrafında meydana getirilen sınır katmanı anlamına gelir. Bu yöntemin yanında yaygın olarak kullanılan bir diğer sürekli hale getirme yöntemi de, $\text{sign}(S)$ yerine eşitlik 4.15' in kullanılması şeklindedir.

$$\frac{S}{|S| + \delta} \quad (4.15)$$


Burada δ , bir pozitif sabit sayıdır. Çatırdama problemini ortadan kaldırmak için kullanılan en popüler yöntem $\text{sat}(S)$ kullanımı, sınır katmanı ile KMD düşüncesi ve bu baz alınarak ortaya atılan KM-BMD yöntemidir ve bu yöntem bölüm 4.1.4' te detaylı olarak ele alınmıştır. Aynı şekilde ortaya atılan diğer KM-BMD algoritmalarından bazıları da ele alınmıştır.

4.1.4. Sınır Katmanı ile KMD

Denetleyici girişinin anahtarlama sırasında karşılaşılan çatırdama problemini ortadan kaldırmak için önerilen yöntemlerden en yaygın kullanılanıdır. Bu yöntem anahtarlama doğrusu etrafında bir sınır katmanı oluşturma esasına dayanır. Bu yapı şekil 4.3' te verilmiştir.



Şekil 4.3. Sınır katmanlı ikinci derece KMD' nin tipik faz düzlemi



Şekil 4.4. Sınır katmanlı denetleyici girişinin transfer karakteristiği

Şekil 4.3' e bakıldığında sınır katmanının genişliği yaklaşık 2ϕ kadar olduğu görülecektir. Aynı zamanda garanti edilen izleme hassasiyeti ise ϵ' dur.

$$e = \frac{\phi}{\lambda} \quad (4.16)$$

Sınır katmanlı denetleyici girişi dinamiklerini düzeltir ve sistem trajektörlerinin katmanda kalmasını sağlamaktadır. Şekil 4.4' de sınır katmanlı denetleyici girişinin transfer karakteristiği gösterilmiştir. Bu yapının denetleyici eşitliği 4.17' deki gibidir;


$$u = u_{esd} - u_{max} \text{sat}(S) \quad (4.17)$$

Burada, $\text{sat}(S)$ eşitlik 4.14' te gösterildiği gibidir.

4.2. Bulanık Mantık ve Bulanık Denetim


Bulanık Mantık (BM) teorisi, 1965 yılında Prof. Dr. Lotfi A. Zadeh tarafından ortaya atılmış, ardından hızla gelişerek birçok bilim insanının ilgisini çeken yeni bir konu haline gelmiştir [53]. Günümüzde, BM tabanlı denetim geniş bir uygulama alanına sahiptir. BM, dünyada meydana gelen her değere bir üyelik derecesi vererek insan düşüncesine özdeş işlemlerin gerçekleşmesini sağlayan bir yöntemdir. Bu şekilde belirsizliklerin ve kesin olmayan verilerin modellenmesine olanak sağlar [54,55]. Bulanık kümeler dayalı olan bulanık mantık, evrendeki bütün bireylere bir üyelik derecesi atayarak onları matematiksel olarak tanımlamaktadır ve bu üyelik dereceleri $[0-1]$ aralığındadır. Bulanık kümelerde, kesin olarak tek bir kümeye aitlik tam olarak var-yok denilememektedir. Oysa geleneksel var-yok mantığında kümeye kesinlikle ait ya da kesinlikle ait değil şeklinde iki grup vardır. Keskin küme olarak adlandırılan bu kümeler üye olanlarla olmayanlar arasında kesin bir fark vardır. Ancak gerçekte çoğu terim için bu kesinlik kavramının kullanılması doğru değildir. Bu sebeple önermelerin doğru (1), yanlış (0) değerleri arasındaki değerleri de içermesi daha doğru bir sonuç vermektedir. Bulanık küme kavramı olarak ifade edilen bu yaklaşım az, sık, orta, düşük ve çok gibi dilsel etiketleri kullanarak dereceli veri modellemesini gerçekleştirmektedir. Böylece daha gerçekçi sonuçlar elde edilir [54,56,57].

BM teorisine göre; bir elemanın kümeye üye olup olmadığının veya hangi oranda üyesi olduğunun saptanması için üyelik fonksiyonları tanımlanır. En sık kullanılan üyelik fonksiyonları şekil 4.5.'de verilmiştir.



Şekil 4.5. En sık kullanılan üyelik fonksiyonları

Bulanık Denetim (BD) sistemlerinde denetleyici yapısı üç ana bölümden oluşur ve bu bölümleri içeren denetleyicinin genel yapısı şekil 4.6.'de verilmiştir [54,58].



Şekil 4.6. Bulanık denetleyici yapısı

Şekil 4.6'dan görüleceği gibi, ilk olarak sistemin çıkış değerleri ölçülür ve bunlar bulanıklaştırma kısmında bulanık çıkarıma hazır bir hale getirilir. Çıkarım kısmında bulanıklaştırıcının çıkışları (üyelik dereceleri) ve kural tablosu kullanılarak bulanık bir küme oluşturulur. Daha sonra çıkarım mekanizmasına bağlı olarak bir durulaştırma yöntemi kullanılıp denetim sinyali $u(t)$ elde edilir.

- **Bulanıklaştırma**

BD' nin bu kısmında, giriş değerleri üyelik derecelerine dönüştürülür. Çıkarım mekanizmasında kullanılan bulanık değerler bulanıklaştırma kısmında elde edilir. Giriş değişkenlerinin aldığı her değer için, ilgili bulanık kümelerde bir üyelik derecesi hesaplanır.

- **Kural Tablosu ve Çıkarım Mekanizması**

BD' nin kural tablosu, denetlenecek sistem hakkındaki sözel ifadelerden elde edilen IF-THEN yapılarından oluşur ve denetleyicinin en önemli bölümü olarak kabul edilir. Çünkü diğer bütün bileşenler bu kuralların uygun ve etkin bir şekilde işletilmesi için kullanılır. Tablo 4.1.'de 9 kuraldan oluşan örnek bir kural tablosu verilmiştir [57]. Burada bulanık denetleyiciye giriş olarak hata (e) ve hatanın değişimi (Δe) alınmıştır.

Tablo 4.1. BMD için örnek kural tablosu

$e \backslash \Delta e$	$N_{\Delta e}$	$S_{\Delta e}$	$P_{\Delta e}$
N_e	N_u	N_u	S_u
S_e	N_u	S_u	P_u
P_e	S_u	P_u	P_u

Yukarıdaki tabloya uygun olarak, aşağıdaki gibi bir kural yazılabilir;

IF (e is S_e AND Δe is $S_{\Delta e}$) THEN (u is S_u)

Çıkarım mekanizmasında, denetleyici çıkışının hesaplanması için durulaştırma kısmında kullanılacak bulanık küme elde edilir. Bu bölümde, Sugeno veya Mamdani yöntemlerinden biri seçilerek bulanık çıkarım belirlenir.

- **Durulaştırma**

Durulaştırma, bulanık niceliği kesin bir değere dönüştürme anlamına gelmektedir ve BD' nin son işlemidir. Birkaç farklı durulaştırma yöntemi olmasına rağmen en sık kullanılan 'ağırlık merkezi' yöntemidir. Ancak, bu yöntemde çıkış bulanık kümesinin ağırlık merkezi fonksiyonunu integral ile hesaplandığından zor ve zaman alıcıdır. Bu durumda ağırlık merkezi yöntemi yerine merkezlerin ağırlıklı ortalaması yöntemi tercih edilebilir.

Buraya kadar Mamdani tip bulanık denetleyici anlatılmaktadır. Bir diğer kullanışlı BMD yapısı ise Sugeno' dur. Sugeno BMD çıkışları bulanık kümelerle değil, giriş değişkenlerinin fonksiyonları türünden ifade edilir [57]. Bu tip denetleyicilerde durulaştırmaya ihtiyaç yoktur çünkü çıkış doğrudan bir fonksiyonla belirlenir. Denetleyici çıkışı ise genellikle çıkışların ağırlıklı ortalaması bulunarak hesaplanmaktadır [52].

4.3. Kayma Mod-Bulanık Mantık Denetim (KM-BMD)

KMD' yi geliştirmek ve çatırdama problemi gibi sorunlarını ortadan kaldırmak için BM' nin bu denetim yöntemine adapte edildiği birçok KM-BMD algoritması mevcuttur. Bunlardan yaygın olarak kullanılan beş tanesi bu konunun alt bölümlerinde ele alınmaktadır.

4.3.1. KM-BMD için I. Yöntem

Kayma yüzeyi, ikinci derece sistemlerin büyük çoğunluğunda hata ve hatanın türevinden oluşan bir faz yüzeyi ile tasarlanmaktadır. Şekil 4.7' te görüldüğü gibi BM kural tablosunda köşegen bir anahtarlama doğrusu mevcuttur. BMD çıkışının genliği, hata vektörünün $S=0$ anahtarlama doğrusuna olan uzaklığına bağlı olarak değişmektedir. Kural

tablosuna göre, anahtarlama doğrusunun altında negatif denetleyici çıkışı, üstünde ise sınır katmanlı KMD gibi pozitif bir denetleyici çıkışı üretilecek şekilde tasarlanmıştır. BMD çıkışı aşağıdaki gibi tanımlanabilmektedir [52]

$$u_{FZ} = -U_F(e, \dot{e}, \lambda) \text{sign}(S) \quad (4.18)$$

Şekil 4.7, BMD kural tablosu. Tablo, e ve e-dot eksenleri ile S=0 doğrusu. Tablo, 7x7 matris şeklinde düzenlenmiştir. Her satır ve sütun, NB, NO, NK, S, PK, PO, PB ile etiketlenmiştir. Tablo içeriği aşağıdaki gibidir:

e \ e-dot	NB	NO	NK	S	PK	PO	PB
NB	S	NK	NK	NO	NO	NB	NB
NO	PK	S	NK	NK	NO	NO	NB
NK	PK	PK	S	NK	NK	NO	NO
S	PO	PK	PK	S	NK	NK	NO
PK	PO	PO	PK	PK	S	NK	NK
PO	PB	PO	PO	PK	PK	S	NK
PB	PB	PB	PO	PO	PK	PK	S

Şekil 4.7. BMD kural tablosu

BMD u_{FZ} 'nin genliğini, hata, $S=0$ doğrusu arasındaki mesafe ve $|S|$ 'e bağlı olarak değiştirmektedir. Bu durum aşağıdaki eşitlikte verilmiştir.

$$u_{FZ} = -U_F(|S|) \text{sign}(S) \quad (4.19)$$

Sınır katmanlı KMD çıkışı ise aşağıdaki gibi yazılabilir;

$$U_{KMD} = u_{esd} - \frac{U_{max}}{\varphi} |S| \text{sign}(S) \quad (4.20)$$

Eşitlik 4.19 ile 4.20'nin ikinci terimi arasındaki benzerlik doğrudan dikkat çekmektedir. Yukarıdaki sebepten ötürü tasarlanan BMD'nin ismi Kayma Mod-Bulanık Mantık Denetleyici adını almıştır. Eşitlik 4.19 yeniden düzenlenirse KM-BMD eşitliği aşağıdaki gibi yazılabilir.


$$U_{KMD} = u_{esd} - U_F |S| \text{sign}(S) \quad (4.21)$$

4.3.2. KM-BMD için II. Yöntem

Eşdeğer denetim (u_{esd})' nin kayma yüzeyi üzerinde geçerli olduğu düşünüldüğünde, sistemi kayma yüzeyine getirecek bir yapının elde edilmesi gerekmektedir. Bunun için ise, eşdeğer denetime bir terimin eklenmesi gerekmektedir. Bu sebepten, eşitlik 4.13' teki ifade de, $[\beta] = [GB]^{-1} D$ yazılırsa,

$$u = u_{esd}(t) + [\beta] \text{sign}(S) \quad (4.22)$$


şeklinde denetleyici tespit edilmiş olur.




Şekil 4.8. β parametresinin BM ile ayarlandığı BM-KMD yapısı

Yukarıdaki yapıya göre, β parametresi BMD tarafından tespit edilmektedir. Hata ve hatanın değişimi BMD' ye giriş olarak uygulanır. BMD çıkışından β kazancı elde edilir.

Üyelik fonksiyonları ise, sabit denetleyici kazancına sahip KMD' nin β değeri civarında tanımlanmaktadır yani tam üyelik değeri bu sabit etrafında olmaktadır. Bunun için giriş ve çıkış üyelik fonksiyonları aşağıdakiler gibi tanımlanabilmektedir [59]. Bu yöntemin yapısını gösteren blok diyagram şekil 4.8' de verilmiştir.



Şekil 4.9. Hata ve hatanın türevi için giriş üyelik fonksiyonları



Şekil 4.10. β parametresi için çıkış üyelik fonksiyonları

Şekil 4.9'a bakıldığında giriş değerlerinin bulanıklaştırılmasında ÇÇK, ÇK, K, O, ÇB, B, ÇÇB ifadeleri sırasıyla çok çok küçük, çok küçük, küçük, orta, büyük, çok büyük ve çok çok büyük anlamında kullanılmıştır. Şekil 4.10' da çıkış üyelik fonksiyonlarının düzensiz bir şekilde koordinat eksenine yerleştirildiği görülmektedir. Bunun temel sebebi, hata değerinin büyük, türevinin de sıfır veya sıfıra yakın olduğu bir durumda denetlenen sistemi referans değerinde tutmak için β ' nın büyük bir değer alması gerekmektedir. Aynı şekilde, hatanın sıfır veya sıfıra yakın olduğu durumda ise hatanın türevi büyük değerler alacağından, referans değerinin aşılmasında için β küçük seçilecektir. Hatanın minimum olduğu değerlerde ise, β parametresi orta değer etrafında değişecektir.

4.3.3. KM-BMD için III. Yöntem

'sign' fonksiyonunun bulunduğu denetim yapılarında, denetleyici işaretinin süresiz olması çatırdama problemine sebep olabilmektedir. Bu durum sistemdeki mekanik

aksamlara zarar verebilir. Bunun önüne geçebilmek için eşitlik 4.6' da tanımlanan kesin pozitif tanımlı Lyapunov fonksiyonunun, negatif tanımlı türevi aşağıdaki gibi seçildiğinde,

$$\dot{V}(S) = -[\beta] \cdot S^T \dot{S} < 0 \quad (4.23)$$

elde edilir. Bu ifade,

$$\dot{V}(S) = S^T \dot{S} \quad (4.24)$$

ile eşitlendiğinde, karşımıza β' 'nın kayma yüzeyine erişim hızını belirleyen bir eşitlik aşağıdaki gibi olacaktır.

$$\dot{S} + \beta S = 0 \quad (4.25)$$

Bu eşitlik çözüldüğünde, β' ya bağlı olarak üstel azalan ve bir başlangıç değeri olan S fonksiyonunu belirleyecektir. Bu ifade denetleyici eşitliğinde kullanıldığı takdirde 'sign' fonksiyonu ortadan kalkacak ve denetleyici aşağıdaki gibi olacaktır.

$$u = u_{esd}(t) + [\beta] S \quad (4.26)$$

Yukarıdaki yöntemler incelendiği zaman, denetim algoritmalarının eşdeğer denetleyiciye olan bağımlılığı görülecektir. Her sistemde, eşdeğer denetim kuramını elde etmek mümkün olmayabilir veya belirsizlikler yüzünden hesaplanan eşdeğer denetim hatalı elde edilebilir. Bu durumda, u_{esd} 'in kestirimi yoluna gidilebilir [59]. Bu yöntemde eşdeğer denetimin, toplam denetimin ortalaması olduğu kabul edilir. Bunun için alçak geçiren bir filtre kullanılırsa kestirilmiş eşdeğer denetim aşağıdaki gibi elde edilebilir.

$$\hat{u}_{esd} = \frac{1}{\mu s + 1} u \quad (4.27)$$


Dolayısıyla, denetleyici işareti,

$$u(t) = \hat{u}_{esd} + [\beta]S \quad (4.28)$$

şeklinde olacaktır.


4.3.4. KM-BMD için IV. Yöntem

Bir diğer yaklaşım, kayma yüzeyi eğimi λ' 'nın BM denetim ile ayarlanmasıdır. Denetleyici girişindeki hatanın durumuna göre bu parametre sürekli olarak değişebilmektedir. Bu yaklaşımın blok diyagramı şekil 4.11' de verilmiştir.



Şekil 4.11. Kayma yüzeyi eğimi λ' 'nın BM ile ayarlandığı KM-BMD yapısı

Kayma yüzeyinin eğimi pozitif tanımlı bir katsayıdır. Kayma yüzeyi hata ve hatanın türevinin eksenlerini oluşturduğu koordinat sisteminde şekil 4.12' deki gibi değişmektedir.



Şekil 4.12. Farklı λ değerlerine göre, farklı eğimlerde kayma yüzeyleri

β ile aynı karakteristiğe sahip olan λ parametresinin ayarlanmasında BMD kullanılan bu sistemde, giriş ve çıkış üyelik fonksiyonları şekil 4.9 ve 4.10’ daki ile aynı şekilde seçebilir. Ancak kural tablosu yazılırken, farklı kurallar yazılması gerekecektir. Buna göre, hatanın negatif büyük ve türevinin sıfır civarında olduğu durumda β için çok büyük değer, eğim için ise çok küçük değer gerekmektedir. Kural tablosu hazırlanırken, doğrunun koordinat ekseninde sadece iki bölgede yer alması göz önünde bulundurulmalıdır.


Şimdiye kadar ele alınan KM-BMD yapılarına dikkat edildiğinde, hesap yükü fazla iki giriş bir çıkış üyelik fonksiyonlarının kullanıldığı, kuralların 49 taneden az olmadığı durumlar söz konusudur. Bu ise, pratik uygulamalarda çok hızlı DSP veya mikroişlemcilerle ihtiyaç duyulmasına sebep olmaktadır. Bu durumu ortadan kaldırabilmek, klasik KM yöntemindeki çatırdamaları gidermek ve dayanıklı denetim yapısını elde edebilmek için bir diğer yöntem 4.3.5’ te anlatılmaktadır.

4.3.5. KM-BMD için V. Yöntem

Bu KM-BMD yöntemi kullanılarak, deney düzeneğindeki yükseltici DA-DA dönüştürücü ile GFD işlemi gerçekleştirilmiştir. Diğer yapılardan daha kullanışlı olan bu yöntem, uygulama kolaylığı ve işlem yükünün diğerlerine göre az oluşundan ötürü tercih edilmiştir. Şekil 4.14’ te bu yapı gösterilmektedir.


KMD için kayma yüzeyinin nasıl tanımlandığı bölüm 4.1.1’ de anlatılmıştır. Buna göre, kayma yüzeyini indüktans akımı ve onun değişimine bağlı olarak belirleyen şekil 4.13’ teki yapı kullanılarak KM-BMD için, beşinci yöntem meydana getirilmiştir. Hata,

hatanın değişimi ve λ' ya bağlı olarak tasarlanan S kayma yüzeyi, $\text{sat}(\cdot)$ fonksiyonuna uygulandığında elde edilen denetleyici çıkışı ile eşdeğer denetleyici çıkışı toplandığı takdirde anahtarın iletim ve kesimde kaldığı süreyi ayarlayan görev oranındaki değişim elde edilmiş olmaktadır. Şekle bakıldığında Δd 'nin elde edildiği bloktan sonra bir yapı daha mevcuttur. Bu, integral sarmalmasını önleme işlemi (anti wind-up) ile görev oranı d' nin elde edildiği kısımdır.




Şekil 4.13. Kapalı çevrim akım denetimi ile GFD işlemi

KMD' nin örnekleme zamanı, sistemdeki gürültüler, uygulamadaki sınırlamalar ve çıkıştaki integral sarmalmasını önleme işlemi denetleyici performansını azaltmaktadır. Ayrıca, gürültülere bağlı olarak kazanç seçebilmedeki sınırlılık bu yöntemin uygulanabilirliğini zorlaştırmaktadır. Bu noktada, çatırdama probleminin ortadan kaldırılması ve sistemdeki gürültüleri sınırlamak için şekil 4.14.' de alternatif olarak başka bir önerilmektedir [60].




Şekil 4.14. Yükseltici dönüştürücüde GFD işlemi için akım denetleyici olarak tasarlanan yapı

Şekil 4.14' deki KM-BMD kullanılarak basit ve pratikte uygulanabilir bir denetleyici oluşturulabilir. Burada, GFD işleminde I_L akımı denetlenmektedir. Bu amaç için, sistemden elde edilen I_L ' nin gerçek değeri ile ölçülen değeri karşılaştırılır ve bulunan hata sinyali, kayma yüzeyinin tasarımında kullanılır. Elde edilen S kayma yüzeyi, KM-BMD' nin girişine uygulanır ve ardından güç anahtarları için gerekli olan görev oranı (d) değişimi denetleyici çıkışında elde edilir. Görev oranı ise, denetleyici çıkışı integre edilerek bulunur. Böylece denetleyici çıkışı doyuma ulaştığı zaman integrasyondan dolayı aşırı toplama engellenmiş ve sistem doyuma gitmemiş olur [60].



Şekil 4.15. Kayma yüzeyi S için giriş üyelik fonksiyonları



Şekil 4.16. Görev oranı değişimi Δd için çıkış üyelik fonksiyonları

Şekil 4.15 ve şekil 4.16' te BMD için giriş ve çıkış üyelik fonksiyonları sırasıyla gösterilmiştir. Şekil 4.15' ten görüldüğü gibi, hata için üyelik fonksiyonları maksimum I_L akımı düşünülerek $[-16,16]$ aralığında belirlenmiştir. Çıkış fonksiyonu olan görev oranındaki değişimin aralığı, $d: [0,1]$ arasında değiştiğinden üyelik fonksiyonu $[-1,1]$ aralığında belirlenmiştir. DA-DA dönüştürücü devresinden çekilen maksimum akım ve elde edilen hata bilgisine göre giriş üyelik fonksiyonlarının aralığı tespit edilirken, 0-1 arasında değişen görev oranına göre de çıkış üyelik fonksiyonlarının değer aralıkları tespit edilmiş ve sonrasında aşağıdaki tabloda verilen kurallara göre KM-BMD çalıştırılmıştır.

Tablo 4.2. KM-BMD kural tablosu

S	ÇK	K	O	B	ÇB
Δd	ÇK	K	O	B	ÇB

Bu tez çalışmasında tercih edilen KB-BMD algoritması son olarak anlatılan beşinci yöntemdir. Şekil 4.14' teki yapı oluşturulmuş, şekil 4.15 ve 4.16' daki üyelik fonksiyonları kullanılarak tablo 4.2' deki KM-BMD kural tablosuna göre tasarlanan denetleyici ile yüksek GF değerleri elde edilebilen dayanıklı bir akım denetimi gerçekleştirilmiştir.


5. EVİRİCİLERDE KULLANILAN DGM TEKNİKLERİ

İki seviyeli gerilim kaynaklı eviricilerin performansı çıkış geriliminin harmonik içeriğinin kalitesine bağlı olarak değişmektedir. Bu yüzden çıkış gerilimindeki harmoniklerin en aza indirilmesi, kullanılan DGM yönteminin başarısını ortaya koymaktadır. İki seviyeli evirici tabanlı sürücü sistemlerinde, çıkış dalga şekillerinin kalitesini artırmak için genellikle yüksek anahtarlama frekanslı Sinüzoidal DGM (SDGM) veya UVDGM teknikleri tercih edilmektedir. Bu tez çalışmasında tasarımı gerçekleştirilen iki seviyeli gerilim kaynaklı evirici için UVDGM tekniği kullanılmıştır. UVDGM tekniği harmonik performansına ek olarak aşağıdaki sebeplerden ötürü tercih edilmiştir [61];

- Çıkış gerilimine üçüncü harmonik ilave ederek daha geniş bir lineer modülasyon aralığı sağlar.
- Sayısal uygulamalar için daha uygundur ve kolaylıkla uygulanabilir.
- DA-link geriliminin daha verimli kullanılmasını sağlar.
- Anahtarlama durumları arasındaki geçişte yapılan düzenleme ile anahtarlama sayısı ve buna bağlı olarak anahtarlama kayıpları azaltılır.

5.1. İki Seviyeli Eviriciler İçin UVDGM Tekniği

İki seviyeli evirici için UVDGM tekniğinde üç fazlı referans gerilimler, *Clarke* dönüşümü kullanılarak α - β uzayında bir gerilim uzay vektörü ile temsil edilmektedir. Söz konusu vektörün faz açısı ve genliği bu üç fazlı büyüklüklerin anlık değerleri ile saptanabilir [62]. Şekil 5.1’de gerilim kaynaklı iki seviyeli evirici devresi gösterilmektedir. Üç fazlı eviricinin çalışması, bir faz bacağındaki iki anahtarın aynı anda iletimde olmaması prensibine dayanır. Bundan dolayı, iki seviyeli evirici devresindeki anahtarların iletim ve kesim durumlarına bağlı olarak muhtemel sekiz adet anahtarlama durumu mevcuttur. Evirici çıkış gerilimi bu sekiz anahtarlama durumu ile belirlenir. Bununla birlikte, bu sekiz farklı anahtarlama durumunun her biri eşitlik 5.1 kullanılarak bir gerilim vektörü olarak ifade edilebilir.



Şekil 5.1. İki seviyeli evirici devresi

$$\vec{V} = \frac{2}{3} (V_a e^{j0} + V_b e^{j2\pi/3} + V_c e^{-j2\pi/3}) \quad (5.1)$$

Burada a,b,c fazlarının referans gerilim değerleri sırası ile V_a , V_b ve V_c ile gösterilmiş olup aşağıdaki şekilde tanımlanırlar;


$$\begin{aligned} V_a &= V_m \sin(\omega t) \\ V_b &= V_m \sin(\omega t - 2\pi/3) \\ V_c &= V_m \sin(\omega t + 2\pi/3) \end{aligned} \quad (5.2)$$

Sekiz farklı anahtarlama durumu ve bunlara karşılık gelen gerilim vektörleri tablo 5.1’de verilmiştir. Tabloda, eviricinin bir faz bacağında üst anahtarın iletimde olması durumu “1” olarak, alt anahtarın iletimde olması ise “0” olarak gösterilmektedir. Tablo 5.1’de verilen vektörlerin iki tanesi sıfır durum vektörü ($\vec{V}_0$ $\vec{V}_7$) ve altı tanesi aktif durum vektörüdür ($\vec{V}_1 - \vec{V}_2 - \vec{V}_3 - \vec{V}_4 - \vec{V}_5 - \vec{V}_6$).

Tablo 5.1. Üç fazlı iki seviyeli evirici devresi için anahtarlama durumları

Uzay Vektörler	İletimdeki Anahtarlar	V_a	V_b	V_c
$\vec{V}_0(000)$ $\vec{V}_7(111)$	$S_2, S_4, S_6 - S_1, S_3, S_5$	0	0	0
$\vec{V}_1(100)$	S_1, S_4, S_6	$2/3 V_{DA}$	$-1/3 V_{DA}$	$-2/3 V_{DA}$
$\vec{V}_2(110)$	S_1, S_3, S_6	$1/3 V_{DA}$	$1/3 V_{DA}$	$-1/3 V_{DA}$
$\vec{V}_3(010)$	S_2, S_3, S_6	$-1/3 V_{DA}$	$2/3 V_{DA}$	$-1/3 V_{DA}$
$\vec{V}_4(011)$	S_2, S_3, S_5	$-2/3 V_{DA}$	$1/3 V_{DA}$	$1/3 V_{DA}$
$\vec{V}_5(001)$	S_2, S_4, S_5	$-1/3 V_{DA}$	$-1/3 V_{DA}$	$2/3 V_{DA}$
$\vec{V}_6(101)$	S_1, S_4, S_5	$1/3 V_{DA}$	$-2/3 V_{DA}$	$1/3 V_{DA}$

Altı aktif durum ve iki sıfır vektörünün α - β düzlemine yerleştirilmesi durumunda oluşan altı eşit sektöre sahip gerilim vektör uzayı şekil 5.2.' de gösterilmiştir. Buna göre, sıfır ve aktif vektörler sabit ancak referans gerilim vektörü $\vec{V}_{ref}$ ω açısal hızla dönmektedir.



Şekil 5.2. İki seviyeli evirici için gerilim vektör uzayı

5.2. İki Seviyeli Eviriciler için UVDGM' nin Gerçekleştirilmesi


UVDGM tekniği iki seviyeli evirici için kullanıldığında izlenecek yol kısaca dört adım ile açıklanabilir. Şekil 5.3' te eviriciye anahtarlama sinyalleri üretilene kadar gerçekleştirilen adımlar gösterilmiştir [61-63]. Şekil 5.3' te gösterilen adımlar kısaca teker teker açılacak olursa;

1. Adım: Eviricinin üretmesi gereken V_a , V_b ve V_c referans gerilimler eşitlik 5.3.' te verilen Clarke dönüşümü kullanılarak Şekil 5.4'de gösterildiği gibi V_α , V_β bileşenlerine dönüştürülür. Referans gerilim vektörünün genliği ve açısı ise sırası ile eşitlik 5.4. ve 5.5 yardımıyla bulunabilir.


$$\begin{bmatrix} V_\alpha \\ V_\beta \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & -1/2 & -1/2 \\ 1 & -\sqrt{3}/2 & -\sqrt{3}/2 \end{bmatrix} \cdot \begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} \quad (5.3)$$

$$V_{\text{ref}} = \sqrt{V_{\alpha}^2 + V_{\beta}^2} \quad (5.4)$$

$$\theta = \tan^{-1}\left(\frac{V_{\beta}}{V_{\alpha}}\right) \quad (5.5)$$



Şekil 5.3. UVDGM yöntemi gerçekleştirilirken izlenecek adımlar




Şekil 5.4. Gerilim uzay vektörü ve bileşenleri

2. Adım: Referans gerilim vektörü $\vec{V}_{ref}$ ' in altıgen içerisinde hangi sektörde yer aldığını tespit etmek için θ açısına bakılır. Açı değerine bağlı olarak $\vec{V}_{ref}$ ' in hangi sektörde yer aldığı Tablo 5.2' de verilmiştir.

Tablo 5.2. Sektör belirleme

Sektör	θ Açısının Değeri
1	$0^\circ \leq \theta \leq 60^\circ$
2	$60^\circ \leq \theta < 120^\circ$
3	$120^\circ \leq \theta < 180^\circ$
4	$180^\circ \leq \theta < 240^\circ$
5	$240^\circ \leq \theta < 300^\circ$
6	$300^\circ \leq \theta < 360^\circ$

3. Adım: Şekil 5.2' de referans vektör $\vec{V}_{ref}$, sabit uç komşu vektör tarafından meydana getirilir. Bu vektörler için anahtarlama süresinin hesabı; referans vektör $\vec{V}_{ref}$ ve anahtarlama periyodu T_s ' nin çarpımı; seçilen uzay vektörlerin anahtarlama süresi ile çarpılan gerilim vektörlerinin toplamına eşittir. Anahtarlama periyodu T_s ' nin yeterince küçük olduğu varsayılırsa, referans vektör $\vec{V}_{ref}$, T_s süresince sabit kabul edilebilir. Bu varsayım altında, $\vec{V}_{ref}$ iki komşu aktif vektör ve bir sıfır vektör kullanılarak ifade edilebilir. Örneğin, şekil 5.5' te gösterildiği gibi $\vec{V}_{ref}$ birinci sektörde yer aldığı zaman $\vec{V}_1$, $\vec{V}_2$ ve $\vec{V}_0$ vektörleri tarafından meydana getirilir. Bu durumda gerilim-zaman eşitliği 5.6.' da gösterildiği gibi olur.



Şekil 5.5. Sektör-1 için $\vec{V}_{ref}$ 'in $\vec{V}_1$, $\vec{V}_2$ ve $\vec{V}_0$ tarafından meydana getirilmesi

$$\begin{aligned}\vec{V}_{\text{ref}} \cdot T_s &= \vec{V}_1 \cdot T_a + \vec{V}_2 \cdot T_b + \vec{V}_0 \cdot T_0 \\ T_s &= T_a + T_b + T_0\end{aligned}\tag{5.6}$$

Burada T_a , T_b ve T_0 sırasıyla $\vec{V}_1$, $\vec{V}_2$ ve $\vec{V}_0$ vektörleri için anahtarlama süreleridir. Eşitlik 5.6.'daki uzay vektörler aşağıdaki gibi ifade edilebilir;

$$\vec{V}_{\text{ref}} = V_{\text{ref}} e^{j0}, \vec{V}_1 = \frac{2}{3} V_{\text{da}}, \vec{V}_2 = \frac{2}{3} V_{\text{da}} e^{j\frac{\pi}{3}} \text{ ve } \vec{V}_0 = 0\tag{5.7}$$

Eşitlik 5.7 eşitlik 5.6'da yerine yazıldığında oluşacak sonuç eşitliği α - β düzleminde reel (α -ekseni) ve imajiner (β -ekseni) bileşenlerine ayrılırsa;

$$\begin{aligned}R_e : V_{\text{ref}} (\cos \theta) T_s &= \frac{2}{3} V_{\text{da}} \cdot T_a + \frac{1}{3} V_{\text{da}} \cdot T_b \\ I_m : V_{\text{ref}} (\sin \theta) T_s &= \frac{1}{\sqrt{3}} V_{\text{da}} \cdot T_b\end{aligned}\tag{5.8}$$

elde edilir. Eşitlik 5.8, $T_s = T_a + T_b + T_0$ ile birlikte çözülürse, birinci sektör için T_a , T_b ve T_0 anahtarlama süreleri eşitlik 5.9 yardımıyla bulunur.

$$\begin{aligned}T_a &= \frac{\sqrt{3}V_{\text{ref}}}{V_{\text{da}}} T_s \sin\left(\frac{\pi}{3} - \theta\right) \\ T_b &= \frac{\sqrt{3}V_{\text{ref}}}{V_{\text{da}}} T_s \sin(\theta) \\ T_0 &= T_s - T_a - T_b\end{aligned}\tag{5.9}$$

Şekil 5.2.'de gösterilen gerilim vektör uzayındaki diğer sektörler için de benzer hesaplamalar yapılarak T_a , T_b ve T_0 anahtarlama süreleri bulunabilir.

4. Adım: Verilen bir referans vektör $\vec{V}_{\text{ref}}$ için anahtarlama işaretleri üretilirken öncelikle uzay vektörlerin uygulanma sırasının belirlenmesi gerekmektedir. Bu uygulama sırası birden fazla şekilde tasarlanabilir. Ancak minimum anahtarlama frekansının ve optimum

harmonik performansının elde edilmesi için aşağıdaki iki gereksinimin yerine getirilmesi gerekir [64]. Bu gereksinimler;


- Bir anahtarlama durumundan diğerine geçiş, aynı evirici bacağındaki biri iletimde diğeri kesimde olan sadece iki anahtarı içermelidir.
- Gerilim vektör uzayında referans vektörün bir sektörden diğerine geçişi en az sayıda anahtarlama içermelidir.

Şekil 5.2’deki gerilim vektör uzayındaki altı sektör için anahtarlama şeması yukarıdaki iki gereksinim dikkate alınarak belirlenmiş ve tablo 5.3’de verilmiştir. Tabloda verilen anahtarlama sıralarının, Şekil 5.2’de her sektör için belirtilen yönler takip edilerek yazıldığına ayrıca dikkat edilmelidir. Bununla birlikte, tablo 5.3’de görüldüğü gibi her bir anahtarlama periyodu daima bir sıfır durum anahtarlama ile başlar ve biter. Ayrıca anahtarlama bütün bir periyot boyunca simetrik olmaktadır.

Tablo 5.3. Sektörlere göre anahtarlama durumları

1.Sektör	$\vec{V}_0$	$\vec{V}_1$	$\vec{V}_2$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_2$	$\vec{V}_1$	$\vec{V}_0$
2.Sektör	$\vec{V}_0$	$\vec{V}_3$	$\vec{V}_2$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_2$	$\vec{V}_3$	$\vec{V}_0$
3.Sektör	$\vec{V}_0$	$\vec{V}_3$	$\vec{V}_4$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_4$	$\vec{V}_3$	$\vec{V}_0$
4.Sektör	$\vec{V}_0$	$\vec{V}_5$	$\vec{V}_4$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_4$	$\vec{V}_5$	$\vec{V}_0$
5.Sektör	$\vec{V}_0$	$\vec{V}_5$	$\vec{V}_6$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_6$	$\vec{V}_5$	$\vec{V}_0$
6.Sektör	$\vec{V}_0$	$\vec{V}_1$	$\vec{V}_6$	$\vec{V}_0$	$\vec{V}_0$	$\vec{V}_6$	$\vec{V}_1$	$\vec{V}_0$


Referans vektörün birinci sektörde olması durumunda, tablo 5.3’teki anahtarlama sırası kullanılarak, eviricinin üç faz bacağı için belirlenen anahtarlama şeması şekil 5.6’da verilmiştir.



Şekil 5.6. 1.Sektörde bir T_s süresi için eviricinin a,b,c faz bacaklarının anahtarlama durumları


5.2.1. UVDGM' nin Mikrodenetleyici ile Gerçekleştirilmesi

UVDGM yönteminin mikrodenetleyici ile gerçekleştirilmesi kolaydır. Bir önceki konuda iki seviyeli evirici için dört adımda teorik olarak anlatılan algoritmanın, dsPIC30F4011 ile gerçekleştirilmesi amacıyla oluşturulan akış diyagramı şekil 5.7' de gösterilmiştir. Anahtarlama frekansı 5kHz olarak seçilen DGM sinyallerinin ölü zamanları ise 4µs olarak belirlenmiştir. Bu sebeple donanımsal olarak herhangi bir ölü zaman entegresi kullanılmasına da gerek kalmamıştır.



Şekil 5.7. Mikrodenetleyici için UVDGM algoritmasının akış diyagramı

Giriş portuna bağlı anahtarların konumlarına göre 10 Hz, 20 Hz, 30 Hz, 40 Hz ve 50 Hz olarak evirici çıkış frekansı ayarlanmaktadır. Düşük frekanslarda motor empedansı azalacağı için nominal gerilimde asenkron motor çok yüksek akım çekecektir. Bundan dolayı geriliminde frekansa bağlı olarak azaltılması gerekmektedir. Bu frekanslara göre modülasyon indeksi (M_a) şekil 5.8'deki eğriye göre hesaplanarak düşük frekanslarda asenkron motorun yüksek akım çekmesi önlenmiştir.



Şekil 5.8. V/f için modülasyon-frekans eğrisi

Şekil 5.8' de gösterilen f_b değeri, nominal frekansın %5' i dir. Çünkü çok düşük frekanslarda motora uygulanan gerilimde bu oranda azaltılırsa elde edilen gerilim motorun dönmesi için yeterli olmayacaktır. Stator gerilim düşümünü kompanze etmek için modülasyon indeksi f_b frekansından düşük değerlerde M_b değerinde sabit tutulmaktadır [65].

Frekans ve modülasyon değerleri hesaplandı


ktan sonra eşitlik 5.5 kullanılarak θ değeri belirlenir ve ardından sektörler tespit edilmektedir. T_a , T_b ve T_0 süreleri sektöre bağlı olarak hesaplanır ve zamanlayıcılara yüklenir. Son adımda, altı adet DGM sinyali zamanlayıcılara yüklenen süreler göre üretilir. Böylece istenilen genlik ve frekansta evirici çıkış sinyali üretilmiş olur.

6. DENEY DÜZENİĞİNİN TASARIMI VE GERÇEKLEŞTİRİLMESİ

Yükseltici DA-DA dönüştürücü ve iki seviyeli eviricinin tasarımı, yazılım ve donanım olarak iki temel kısımdan meydana gelmektedir. Benzetim programlarının gelişmesinden dolayı tasarımı gerçekleştirilen sistemlerin modellenmesi gittikçe daha kolay bir hal almaktadır. Donanımda kullanılan malzemeler modüler ve kompakt yapıları ile tasarımı kolaylaştırmaktadır.

6.1. Donanımsal Yapının Tasarımı

Deney düzeneği; giriş filtresi, diyot köprü doğrultucu, DA-DA dönüştürücü güç devresi, evirici güç devresi, sayısal işaret işlemci geliştirme kartı (DS1103), evirici için DGM sinyallerinin üretildiği mikrodeneleyici (dsPIC30F4011), AA motoru, sürme devreleri ve akım gerilim algılayıcılarından oluşmaktadır. Oluşturulan sistemin blok şeması şekil 6.1’ de gösterilmektedir.




Şekil 6.1. Sistemin blok şeması

Sistemi beslemek için VARSAN firmasına ait ayarlı bir AA kaynak kullanılmıştır. Sistem bu kaynak kullanılarak, 10A’lık yarı iletken sigorta ve LC giriş filtresi üzerinden beslenmektedir.

6.1.1. Yükseltici Dönüştürücü Devresi

Tasarımı ve montajı gerçekleştirilen yükseltici dönüştürücüye ait baskı devre şekil 6.2’ de gösterilmiştir. Bu devrede kullanılan elemanların listesi ise tablo 6.1’ de verilmiştir.




Şekil 6.2. Yükseltici dönüştürücü devresinin üstten ve alttan görünüşü

Tablo 6.1. Yükseltici dönüştürücü devresinde kullanılan malzemeler ve özellikleri

Malzeme Türü	Malzeme Seri No	Özellikleri
Köprü doğrultucu	KPBC5010	1000V, 50A tek faz
Bobin	-	1mH ve 2 mH değerinde toroide sarılmış
Hızlı diyot	DSI60-06	600 Volt, 6A
IGBT	APT25GP90BDQ16	900V, 25A
Kondansatör	AL330A332NF400	2800µF 400V
Akım sensörü	ABB EL25P1	25A hall etkili
Gerilim sensörü	LEM LV 25-1000	1000V/25mA dönüşüm oranlı, hall etkili
Snubber direnci	Rs	18KΩ 4W
Snubber kondansatörü	Cs	150nF 2000V
IGBT için soğutucu	-	Yüzgeç tip alüminyum
Hızlı diyot soğutucusu	-	Yüzgeç tip alüminyum
Köprü diyot soğutucusu	-	Yüzgeç tip alüminyum
Köprü diyot için fan	PALIT	15 V


Baskı devre için tercih edilen bakır hat kalınlığı 0.8-1cm aralığında değişmektedir. Yüksek akım uygulamalarında herhangi bir sorun yaşanmaması için seçilen malzemeler ihtiyacı karşılayacak gerilim ve akıma göre tespit edilmişlerdir. Devremizin tasarım sonrası üstten görünüşü şekil 6.3.' teki gibidir.



Şekil 6.3. Montajı yapılmış yükseltici dönüştürücü devresi üstten görünüşü


6.1.2. IGBT Sürme Devresi

Tek bir IGBT anahtar sürüldüğü için, izoleli bir DA kaynak yapılmıştır. IGBT anahtar kapı-emiter arasına maksimum $\pm 20V$ uygulanabilmektedir ancak tasarlanan sürme devresinde kullanılan kapı sürme entegresi $-8V$ ile $15V$ arasında bir gerilim ile sürülmüştür. IGBT sürme devresini beslemek için kullanılan güç kaynağının kartı şekil 6.4.' te gösterilmiştir.




Şekil 6.4. IGBT sürme devresi için besleme kaynağı

Sürme devresi DS1103 ile IGBT arasında yer alan devredir. Bundan dolayı DSP ile IGBT arasında elektriksel bir bağ olmaması gerekmektedir. Bunu sağlamak için anahtarlama hızına tepki verebilecek bir hıza sahip optik bağlantı entegresi kullanılmalıdır [66]. Ayrıca IGBT kapı-emiter arasına uygulanacak sinyalin pozitif ve negatif gerilim ihtiyacını karşılayabilecek bir sürme devresi tasarlamak gerekir. Bütün bu özellikleri bünyesinde bulunduran VLA531-01R sürme entegresi devrede kullanılmıştır. Sürme devresinin baskı devresi ve üstten görünüşü şekil 6.5' te, tasarım sonrası resmi ise şekil 6.6' da verilmiştir.




Şekil 6.5. IGBT sürme devresinin üstten ve alttan görünüşü



Şekil 6.6. IGBT sürme devresinin tasarım sonrası görünüşü

6.1.3. İki Seviyeli Evirici Modülü

Eviricinin güç devresi için 75A-1200V akım-gerilim değerlerine sahip PM75CLA120 IPM kullanılmıştır. Modülün içerisinde sürme devreleri ile birlikte köprü şeklinde bağlanmış 6 adet IGBT güç anahtarı mevcuttur. Aynı zamanda, aşırı akım, kısa devre ve fazla ısınma durumlarına karşı korumayı sağlayan hata kod çıkışları da vardır. Güç devresi ile denetleyici kart ve bu kartla beraber kullanılan diğer devreler arasında elektriksel yalıtımı HCPL-4506 ve PC817 optik izolatör entegreleri sağlamaktadır. HCPL-4506 entegresi yüksek hızlı olmasının yanı sıra, IPM' in sürme devrelerini doğrudan sürebilme yeteneğine sahiptir [67]. PC817 entegresi ile de modüldeki hata durum bilgileri (kısa devre, aşırı akım ve sıcaklık gibi) değerlendirilerek kapı işaretlerinin denetimi yapılmaktadır. Ayrıca, IPM içerisindeki sürme devrelerini beslemek için izolasyonlu DA besleme kaynakları gerekmektedir. Bu amaç için M57140-01F hibrid entegresi kullanılarak 15V' luk izolasyonlu DA besleme kaynakları oluşturulmuştur. Söz konusu modülün kullanıldığı evirici devresi şekil 6.7' de gösterilmektedir.



Şekil 6.7. İki seviyeli evirici devresi ve dsPIC30F4011 mikrodenetleyicinin tasarım sonrası görüntüsü

6.1.4. Gerilim ve Akım Algılayıcıları


Oluşturulan yükseltici dönüştürücü güç devresinin akım ve gerilim bilgileri, denetim algoritması ve koruma için gerekmektedir. Akım ve gerilim bilgileri yüksek doğruluk ve geniş frekans band aralığı ile ölçülüp değerlendirilmelidir. Tasarlanan deneysel ortamda

gerçek-zamandaki akım ve gerilim işaretlerini ölçmek için LEM ve ABB firmalarının Hall etkili elemanları kullanılmıştır. Akım işaretlerini ölçmek için 1:1000 dönüşüm oranı ve nominal efektif akımı 25A olan EL25P1 akım algılayıcı kullanılmıştır. Akım ve gerilim algılayıcıları beslemek için kullanılan +/-15V için anahtarlamalı güç kaynakları şekil 6.8.’deki gibidir.



Şekil 6.8. Akım ve gerilim algılayıcıları için +/-15V sağlayan anahtarlamalı güç kaynağı


Gerilim işaretlerini ölçmek için ise yine LEM firmasının 1000V/25mA dönüşüm oranı ve 0-1500V arasındaki gerilim değerlerini ölçebilen LV 25-1000 gerilim algılayıcısı kullanılmıştır. Toplam iki adet akım algılayıcısı ve iki adet gerilim algılayıcısı kullanılmıştır. Deneysel kurulumda gerilim ölçümleri için oluşturulan devreler Şekil 6.9’da gösterilmiştir.



Şekil 6.9. Gerilim algılayıcıları için oluşturulan devreler


6.1.5. Kuvvetlendirici ve Buffer Devreleri

Akım ve gerilim algılayıcılarından elde edilen bilgilerin bilgisayar ortamındaki denetim algoritmasında kullanılabilmesi için, öncelikle bunların DS1103 denetleyici kartının ADC'leri için uygun hale getirilmesi gerekir. Akım ve gerilim algılayıcılarının her birinin ölçüm uçlarına, kataloglarında belirtilen değerler dikkate alınarak 150Ω 'luk dirençler bağlanmıştır. İçerisinden geçen akıma bağlı olarak, bu dirençler üzerindeki gerilim değerleri, akım ve gerilim bilgisi olarak değerlendirilmektedir. Dirençler üzerindeki gerilimler düşük değerlere sahip olduklarından kullanılabilir seviyelere ayarlanmaları gerekmektedir. Bu amaç için her bir akım ve gerilim algılayıcısı için tasarlanan kuvvetlendirici ve buffer devreleri şekil 6.10'da gösterilmiştir [62].



Şekil 6.10. Kuvvetlendirici ve buffer devreleri (a) Akım ölçümü (b) Gerilim ölçümü


Tasarlanan kuvvetlendirici ve buffer devrelerinin bütününe içeren ve deney düzeneğinde kullanılan kart ise şekil 6.11.' de gösterilmiştir. Bu kart üzerinden alınan gerilim işaretleri akım ve gerilim bilgileri olarak DS1103 denetleyici kartının ADC'lerine giriş olarak verilmiştir.



Şekil 6.11. Tasarım sonrası kuvvetlendirici ve buffer devresinin görüntüsü


6.1.6. DS1103 Denetleyici Kartı ve Yazılımları

Deney düzeneğinde akımı denetlemek ve GFD işlemini gerçekleştirebilmek için dSPACE firmasının DS1103 (Gelişmiş Kontrol Eğitim Kiti ve Genişleme Kutusu, ACE1103PX4) denetleyici kartı kullanılmıştır. MATLAB/Simulink ile uyumlu olan bu kart üzerinde ana işlemci PowerPC PPC750GX/1GHz ve Texas Instruments TMS320F240/20MHz uydu işlemci bulunmaktadır. Deney düzeneğinin denetimi için MATLAB/Simulink'te hazırlanan algoritma MATLAB/*Real Time Workshop* ve *dSPACE'in Real Time Interface* yardımıyla gerçek zamanlı kodlara dönüştürülerek, DS1103 denetleyici kartın program hafızasına yüklenir. Bu işlem esnasında, Real Time Interface yazılımı MATLAB/Simulink blok kütüphanesine dSPACE'nin bloklarını eklemektedir. Bu ek bloklar sayesinde Simulink ile gerçek-zaman donanımı arasında bağlantı oluşturulmaktadır. Deney düzeneği için Simulink ortamında tasarlanan denetleyici algoritmasından elde edilen DGM işareti DS1103'ün Bit I/O'su yardımıyla sürme devresine gönderilir. Şekil 6.12'de, kullanıcı tarafından Matlab/Simulink ortamında bir model oluşturulduktan sonra gerçek-zamanlı sisteme DGM işaret üretimi için kullanılan yazılımların işleyiş diyagramı bloklar halinde verilmiştir [67].



Şekil 6.12. Deney düzeneği için kullanılan yazılımların işleyiş diyagramı


Bu tez çalışmasında tasarımı gerçekleştirilen deney düzeneği, kullanılan ölçüm aletleri, yükler, DSP ve diğer bileşenleri gösteren resim şekil 6.13.' de gösterilmiştir.



Şekil 6.13. Gerçekleştirilen deney düzeneği ve çevre birimleri


6.1.7. DS1103 için Hazırlanan Benzetim ve Geliştirilen Yazılım Blokları

Tasarımı gerçekleştirilen devreler ve denetim algoritmaları ilk olarak MATLAB/Simulink [68] programında bloklar halinde oluşturularak benzetimleri yapılmıştır. Aşağıdaki şekilde gerçekleştirilen sistemin benzetimlerini içeren blokların oluşturduğu benzetim ekranı mevcuttur.




Şekil 6.14. Hazırlanan deney düzeneğine ait benzetim görüntüsü

DS1103 denetleyici kartın MATLAB/Simulink’ te mevcut olan bloklarında kullanıldığı ve KM-BMD ile GFD işleminin gerçekleştirildiği yazılım ekranı şekil 6.15.’ te gösterildiği gibidir.




Şekil 6.15. KM-BMD ile GFD işleminin gerçekleştirildiği yazılım blokları

İki adet gerilim ve iki adet akım (bobin akımı, şebeke akımı, çıkış gerilimi ve giriş gerilim örneği), algılayıcılardan alındıktan sonra kuvvetlendirme ve tampon devresine bağlanmıştır. Bu işlemin ardından DS1103 denetleyici kartının ADC’ lerinde kullanıma hazır hale gelmiştir. Şekil 6.15’ teki gibi ADC’ lerden alınan bilgiler, GFD işleminin yapıldığı bloğa aktarılmıştır.




Şekil 6.16. GFD işleminin gerçekleştirildiği bloğun iç kısmı

GFD işleminde iç içe iki adet denetleyici kullanılmaktadır. Dıştaki denetim çevrimi gerilim denetleyicisidir ve bu işlem için PI denetleyici kullanılmıştır. Gerilim denetleyicisi akım denetleyicisine oranla çok daha yavaştır ve bu denetleyici çıkışından elde edilen bilgi indüktans akımının genlik referans değerini tespit etmektedir. Bu değer, devrenin beslemesinden elde edilen tam dalga doğrultulmuş sinyal işareti ile çarpılarak elde edilmiştir. Şekil 6.17’ de KM-BMD bloğunun iç kısmındaki denetim algoritmasına ait bloklar gösterilmektedir.



Şekil 6.17. KM-BMD algoritmasını içeren bloğun içyapısı

Tasarımı gerçekleştirilen devrelerin denetimini sağlayabilmek için öncelikle MATLAB/Simulink ortamında benzetimleri yapıldı ve ardından bu bloklar DS1103 platformunda çalışabilecek şekilde tekrar düzenlendi. Şekil 6.15’ teki yazılım derlendikten sonra, DS1103 denetim kartının yazılımında kullanıma hazır hale getirilmiş olur. dSPACE’in ControlDesk ortamında hazırlanan arayüzler ile parametreler değiştirilebilmekte ve çıkış ekran görüntüleri elde edilebilmektedir. Bu arayüze ait ekran görüntüsü şekil 6.18’ de verilmiştir. KM-BMD algoritması için seçilen anahtarlama frekansı ise 10 kHz’ dir.




Şekil 6.18. dSPACE arayüzü ile algoritmaların işletilmesini gösteren ekran görüntüsü

6.1.8. dsPIC30F4011 Kullanılarak UVDGM' nin Gerçekleştirilmesi

dsPIC30F4011 mikrodenetleyici entegresi 24-bit uzunluğunda 84 adet komut setine ve 48 Kbyte Flash program hafızasına sahiptir. 5 adet 16-bit'lik zamanlayıcı ve 6 adet donanımsal DGM çıkışı mevcuttur.

İki seviyeli eviricinin UVDGM sinyalleri üretilerek şekil 6.19' da gösterildiği gibi eviriciye bağlanmıştır. B portuna bağlı altı adet anahtar ile sistem girişleri kontrol edilmektedir. Anahtar konumlarına göre evirici çıkış frekansı 10Hz, 20Hz, 30Hz, 40Hz ve 50Hz olarak değiştirilmektedir.



Şekil 6.19. Evirici DGM sinyallerini üreten dsPIC30F4011' in bağlantı şeması

7. DENEYSEL SONUÇLAR

Tasarımı ve deneysel düzeneği hazırlanan yükseltici dönüştürücü devresinin güç anahtarı 10 kHz ile anahtarlanarak, GFD işlemindeki performansı sistemin farklı çalışma şartları altında incelenmiştir. Bu amaç için ilk olarak yükseltici dönüştürücünün bir omik yükü beslemektedir.

Yükseltici dönüştürücünün GFD performansı omik ve omik-indüktif yükler kullanılarak incelenmiştir. Omik-indüktif yük olarak asenkron motor seçilmiş ve bunu sürebilmek için yükseltici dönüştürücünün beslediği iki seviyeli bir evirici kullanılmıştır. İki seviyeli evirici ise UVDGM algoritması kullanılarak sürülmüştür.


İlk olarak, deneysel kurulum omik yük kullanılarak 30, 50 ve 110V giriş gerilim değeri için farklı çıkış gerilimleri elde edilerek test edilmiştir. Bu deneysel çalışmalara ait sonuçlar ilerleyen kısımlarda detaylı olarak verilmektedir.

7.1. DA-DA Dönüştürücünün Omik Yüğü Beslediği Durum

Tasarımı gerçekleştirilen yükseltici dönüştürücü devresi, 300Ω ' luk bir yükü beslemiş, farklı giriş-çıkış gerilim değerleri için test edilmiştir. Bu şartlar altında, yükseltici dönüştürücünün GFD performansını gösteren deneysel sonuçlar ve giriş akımı I_s ' nin harmonik bileşenleri verilmiştir. Harmonik analiz işlemi için Fluke 43B güç kalitesi analizörü cihazı kullanılmıştır. Tasarlanan KM-BMD'nin performansını daha iyi gözlemleyebilmek için, KM-BMD ve PI denetleyici ile elde edilen sonuçlar karşılaştırılmıştır.


7.1.1. Giriş Geriliminin 30V Olması Durumuna İlişkin Sonuçlar

İlk olarak dönüştürücü girişindeki köprü doğrultucuya 30V giriş gerilimi uygulanarak, çıkışından farklı V_o değerleri elde edilmiştir. Bunun için gerilim denetleyicisine verilen referans değeri (60-120V) aralığında değiştirilmiştir. Şekil 7.1' deki grafikte, GFD işlemi için akım denetleyicisi olarak kullanılan PI ve KM-BMD ile elde edilen THB değerleri gösterilmektedir.




Şekil 7.1. 30V giriş gerilimi ve farklı çıkış gerilimleri için PI ve KM-BMD’ den elde edilen giriş akımının THB değerleri

Şekil 7.1’de görüldüğü gibi, PI denetleyici kullanılarak elde edilen giriş akımlarının THB değerleri %5.9 ile %16,3 arasında değişmektedir. Bu değerlerin ortalaması %9.45 civarındadır. KM-BMD kullanılarak %4.9 ile %14.7 arasında THB değerleri tespit edilmiş, bunların ortalaması ise %8.15 olarak hesaplanmıştır. GFD işleminde bu giriş gerilimi için daha düşük THB değerlerinin KM-BMD ile elde edildiği görülmektedir. Her iki denetleyici için 30V ve 60V çıkış gerilime ait grafikler şekil 7.2’ de, giriş akımı ve gerilimlerini gösteren grafikler ise şekil 7.3’ te verilmektedir.




Şekil 7.2. DA-DA dönüştürücü çıkış gerilimi ($V_o=60V$) (a) PI denetleyici (b) KM-BMD




Şekil 7.3. Giriş gerilimi ve akımı ($V_s=30V$) (a) PI denetleyici (b) KM-BMD

Şekil 7.3’de ayrıca giriş akımı ve geriliminin her iki algoritma için bir periyot olarak gösterildiği dalga şekilleri verilmiştir. Şekil 7.4’ te güç kalitesi analizörü cihazından alınan ve harmonik bileşenleri gösteren iki farklı ekran görüntüsü verilmiştir. Fluke 043B hafızasına kaydedilen ekran görüntüleri bilgisayara kaydedilebilmektedir. Yazılım kullanıcıya direkt cihaz ekranını sağlayabilmesinin yanında FFT ekranını da sunmaktadır. Bu görüntüler şekil 7.4’ te verilmiştir.




Şekil 7.4. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar (a)PI denetleyici (b) KM-BMD

Daha yüksek giriş akımı için, giriş gerilimi sabit tutularak çıkış gerilimi artırılmıştır ($V_o=120V$). Elde edilen sonuçlar şekil 7.5, 7.6 ve 7.7’ de verilmiştir. Şekillerde, a sütunları PI denetleyici için, b sütunları ise KM-BMD için seçilmiştir.




(a)




(b)

Şekil 7.5. GFD’ li DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_o=120V$)
(a) PI denetleyici (b) KM-BMD




(a)



(b)


Şekil 7.6. Giriş gerilimi ve akımının dalga şekilleri ($V_s=30V$) (a) PI denetleyici (b) KM-BMD



Şekil 7.7. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar
(a) PI denetleyici (b) KM-BMD

7.1.2. Giriş Geriliminin 50V Olması Durumuna İlişkin Sonuçlar


İkinci olarak dönüştürücü girişindeki köprü doğrultucuya 50V giriş gerilimi uygulanarak, çıkışından farklı V_o değerleri elde edilmiştir. Bunun için gerilim denetleyicisine girilen referans değeri (110-220V) aralığında değiştirilmiştir. Aşağıdaki grafikte, GFD işlemi için akım denetleyicisi olarak kullanılan PI ve KM-BMD ile elde edilen THB değerleri farklı çıkış gerilimlerine göre verilmiştir.




Şekil 7.8. 50V giriş gerilimi ve akım denetemi için PI ve KM-BMD kullanılması durumunda elde edilen THB değerleri

Şekil 7.8' de görüldüğü gibi, PI denetleyici kullanılarak elde edilen giriş akımlarının THB değerleri %3.7 ile %7.9 arasında değişmektedir. Bu değerlerin ortalaması %4.77 civarındadır. KM-BMD kullanılarak %3.6 ile %6 arasında THB değerleri tespit edilmiş, bunların ortalaması ise %4.33 olarak hesaplanmıştır. GFD işleminde bu giriş gerilimi için


de daha düşük THB değerlerinin KM-BMD ile elde edildiği görülmektedir. THB değerlerinin %5'in altında olması GF değerlerinin 0.995' ten büyük olduğunu göstermektedir. Her iki denetleyici için de (giriş gerilimi 110V) çıkış gerilimine ait grafikler şekil 7.9' da, giriş akımı ve gerilimlerini gösteren grafikler ise şekil 7.10'da ve harmonik bileşenlerini gösteren ekran görüntüleri ise şekil 7.11' de verilmektedir.




Şekil 7.9. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=110V$) (a) PI denetleyici (b) KM-BMD



Şekil 7.10. Giriş gerilimi ve akımının dalga şekilleri ($V_s=50V$) (a) PI denetleyici (b) KM-BMD




(a)




(b)

Şekil 7.11. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar (a) PI denetleyici (b) KM-BMD

Şebekeden çekilen akımın değerini artırmak için giriş gerilimi 50V’ da sabit tutularak çıkış gerilimi 220V’ a ayarlanmıştır, bu duruma ilişkin elde edilen sonuçlar ise şekil 7.12, 7.13 ve 7.14’ te verilmiştir.




(a)




(b)



Şekil 7.12. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=220V$) (a) PI denetleyici (b) KM-KMD




(a)



(b)




Şekil 7.13. Giriş gerilimi ve akımının dalga şekilleri ($V_s=50V$) (a) PI denetleyici (b) KM-BMD



Şekil 7.14. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar
(a) PI denetleyici (b) KM-BMD

7.1.3. Giriş Geriliminin 110V Olması Durumuna İlişkin Sonuçlar


Üçüncü olarak dönüştürücü girişindeki köprü doğrultucuya 110V giriş gerilimi uygulanarak, çıkışından farklı V_o değerleri elde edilmiştir. Bunun için gerilim denetleyicisine uygulanan referans değeri (175-350V) aralığında değiştirilmiştir. Şekil 7.15’ teki grafikte, GFD işlemi için akım denetleyicisi olarak kullanılan PI ve KM-BMD için elde edilen THB değerleri karşılaştırmalı olarak verilmiştir.




Şekil 7.15. 110V giriş gerilimi ve akım denetimi için PI ve KM-BMD kullanılması durumuna göre elde edilen THB değerleri

Şekil 7.15’ teki grafik incelendiğinde, PI denetleyici kullanılarak elde edilen giriş akımlarının THB değerleri %3.1 ile %18.2 arasında değişmektedir. Bu değerlerin ortalaması %7.67 civarındadır. KM-BMD kullanılarak %2.9 ile %11 arasında THB


değerleri tespit edilmiş, bunların ortalaması ise %4.95 olarak hesaplanmıştır. GFD işleminde bu giriş gerilimi için de daha düşük THB değerlerinin KM-BMD ile elde edildiği görülmektedir. Her iki denetleyici içinde $V_s=110V$ ve $V_o=175V$ çıkış gerilime ait grafikler şekil 7.16’ da, giriş akımı ve gerilimlerini gösteren grafikler ise şekil 7.17’ de ve harmonik bileşenlerini gösteren ekran görüntüleri ise şekil 7.18’ de verilmiştir.




Şekil 7.16. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri ($V_o=175V$)
(a) PI denetleyici (b) KM-BMD



Şekil 7.17. Giriş gerilimi ve akımının dalga şekilleri ($V_s=110V$)
(a) PI denetleyici (b) KM-BMD




(a)




(b)

Şekil 7.18. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar
(a) PI denetleyici (b) KM-BMD

Daha yüksek giriş akımı için aynı grafikler, giriş gerilimi sabit tutularak çıkış gerilimi ise 350V yapılması durumuna ilişkin sonuçlar şekil 7.19, 7.20 ve 7.21’ de verilmiştir. Burada 300Ω yük için giriş akımının tepe değeri 4.91’ dir.




(a)




(b)


Şekil 7.19. DA-DA dönüştürücü çıkış geriliminin dalga şekilleri ($V_0=350V$) (a) PI denetleyici (b) KM-BMD




(a)




(b)



Şekil 7.20. Giriş gerilimi ve akımının dalga şekilleri ($V_s=110V$) (a) PI denetleyici (b) KM-BMD



(a)




(b)


Şekil 7.21. Güç kalitesi analizörü cihazından alınan harmonik spektrumlar
(a) PI denetleyici (b) KM-BMD

7.1.4. DA-DA Dönüştürücünün Çıkış Gerilim Referans Değerinin Anlık Değiştirilmesine İlişkin Sonuçlar

Bu bölümde, DA-DA dönüştürücü devresinin çıkış geriliminin referans değeri anlık olarak değiştirilerek çıkış gerilimi ve giriş akımının dinamik cevapları incelenmiştir. Bunun için ilk olarak, dönüştürücü çıkış gerilimi 75V iken, $t=1.2\text{sn'}$ de 150V' a yükseltilmiştir. Bu duruma ilişkin çıkış geriliminin değişimi, giriş akımındaki değişim ve bu değişimlerin ayrıntılı gösterimi şekil 7.22 ve 7.23' te verilmiştir. Gerilim grafiklerine bakıldığında her iki denetleyici performansının yaklaşık olarak aynı gözlemlendiğini söylemek mümkündür. Akım grafiklerinde ise geçiş anındaki yükselmenin maksimum değerleri iki denetleyici içinde yaklaşık aynıdır. Akımın yerleşme zamanına bakıldığında ise, PI denetleyici kullanılarak yapılan GFD işleminde 1.2-1.85 sn aralığında akımın azalarak sürekli haldeki değerini aldığı, KM-BMD kullanıldığı durumda ise 1.2-1.65 sn aralığında olduğu gözlemlenmektedir.




(a)




(b)


Şekil 7.22. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri (V_{ref} artırıldığında)
(a) PI denetleyici (b) KM-BMD



Şekil 7.23. Giriş akımının değişiminin dalga şekilleri (V_{ref} artırıldığında)
(a) PI denetleyici (b) KM-KMD



Şekil 7.24. DA-DA dönüştürücünün çıkış geriliminin dalga şekilleri (V_{ref} azaltıldığında)
(a) PI denetleyici (b) KM-BMD




Şekil 7.25. Giriş akımının değişiminin dalga şekilleri (V_{ref} azaltıldığında)
(a) PI denetleyici (b) KM-BMD


Çıkıştaki kondansatör gerilimi 150V' tan 75V' a indirilmek istendiğinde, performans olarak birbirini etkileyen gerilim ve akım denetleyicilerinin PI gerilim-PI akım denetleyicili yapının PI gerilim-KM-BMD algoritmasına göre daha uzun sürede çıkış gerilimini referans değere ulaştırdığı şekil 7.24 ve 7.25'te rahatlıkla görülebilmektedir. İki algoritmanın sağladığı dayanıklılık arasındaki farkta akım grafiklerinden performans olarak belirlenebilmektedir. Bir sonraki uygulamada ise, yükseltici çıkışındaki omik yükün değeri kademeli olarak artırılarak, dönüştürücünün yük değişimlerinden nasıl etkilendiği her iki denetleyici için karşılaştırmalı olarak incelenmiştir.

7.1.5. Yük Değişimi için Sonuçlar

Yükseltici dönüştürücünün beslediği 300Ω ' luk direnç 1sn, 3sn ve 5.sn'lerde kademeli olarak sırasıyla 450Ω , 750Ω ve 1000Ω değerlerine yükseltilmiştir. Her iki denetleyici için bu uygulama gerçekleştirilmiş ve sonuçlar şekil 7.26 ve 7.27' deki grafikler ile sunulmuştur.



Şekil 7.26. Kademeli yük direncinin artırılması durumuna ilişkin çıkış geriliminin dalga şekilleri
(a) PI denetleyici (b) KM-BMD




Şekil 7.27. Kademeli yük direncinin artırılması durumuna ilişkin giriş akımının değişimi
(a) PI denetleyici (b) KM-BMD

Yük direncinin değerinin kademeli olarak artırıldığı durumda, akım ve gerilim denetleyicilerinin yük değişimine karşı verdikleri cevap süreleri birbirine çok yakındır. KM-BMD algoritması kullanılan yapıda, çıkış geriliminde genliği çok düşük değerde olan bir çatırdama grafiklerden de görülebilmektedir. Bu denetim algoritmasının temel sorunlarından biridir ancak özellikle giriş akımında bu durum minimize edilmiştir.


Yük direncinin kademeli olarak artırılması durumunda denetleyicilerin performansları değerlendirilmek istenmiş ve bir önceki adımda yapılan uygulamanın tam tersi olarak çıkışta yük 1000Ω ' dan kademeli olarak 1.sn, 3.sn ve 5.sn' lerde sırasıyla 750Ω , 450Ω ve

300 Ω değerlerine düşürülmüştür. Denetleyicilerin bu durumdaki dayanıklılığı ve cevap sürelerini gösteren akım ve gerilim grafikleri şekil 7.28 ve 7.29’ da gösterilmektedir.

Şekil 7.29’daki akım grafikleri incelendiğinde, KM-BMD kullanılan yapının PI denetleyicili yapıya göre biraz daha hızlı bir performans ortaya koyduğu görülebilmektedir.




(a)



(b)

Şekil 7.28. Yük direncinin kademeli olarak azaltılmasına ilişkin durum için çıkış geriliminin dalga şekilleri
(a) PI denetleyici (b) KM-BMD



Şekil 7.29. Yük direncinin kademeli olarak azaltılmasına ilişkin durum için giriş akımının değişimi
(a) PI denetleyici (b) KM-BMD

7.1.6. DA-DA Dönüştürücü ile Beslenen İki Seviyeli Bir Eviricinin Asenkron Motoru Sürdüğü Duruma İlişkin Sonuçlar


Tasarımı gerçekleştirilen DA-DA dönüştürücünün omik yük için KM-BMD ile GFD ve çıkış gerilimi performansına ilişkin yapılan deneylerin ardından, dönüştürücünün ayarlı DA gerilim sağladığı iki seviyeli bir eviriciyle asenkron motor sürülmüştür.

İki seviyeli gerilim kaynaklı evirici için DGM sinyalleri UVDGM tekniği ile elde edilmiştir. M_a değeri için V/f denetimin gerçekleştirildiği UVDGM algoritması, dsPIC30F4011 kullanılarak çalıştırılmıştır. UVDGM’de anahtarlama frekansı olarak 5 kHz


kullanılmıştır. Asenkron motoru sürmek için üretilen faz gerilimleri 10Hz, 20Hz, 30Hz, 40Hz ve 50Hz olarak elde edilmiştir.

7.1.6.1. Asenkron motora 50 Hz gerilim uygulandığı durum

İlk olarak köprü doğrultucu ile beslenen iki seviyeli evirici çıkışından UVGDM ile 50 Hz' lik modülasyon sinyalleri üretilerek, şebekeden çektiği akım ve akımın harmonik bileşenleri tespit edilip, bunlara ait dalga şekilleri ve harmonik spektrum sırasıyla şekil 7.30a ve 7.30b' de verilmiştir. Şekillerden görüleceği üzere, şebekeden çekilen akımın THB değeri %76.7' dir.



(a)




(b)


Şekil 7.30. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve şebeke gerilimi dalga şekilleri (50Hz motor gerilimi)
(b) Şebekeden çekilen akımın harmonik spektrumu

Ardından, köprü doğrultucu çıkışına DA-DA dönüştürücü GFD devresi eklenip, buradan elde edilen DA gerilim ile evirici beslenerek, bir asenkron motor sürülmüştür. Köprü doğrultucuda olduğu gibi motora uygulanan hat gerilimi 50Hz' de 110V olacak şekilde DA gerilim üretilmiştir. $V_s=50V$ olarak ayarlanan varyaktan beslenen yükseltici doğrultucu çıkış geriliminin değeri $V_o=150V$ ' dir. Dönüştürücü çıkış gerilimi, köprü doğrultucu giriş akımı sırasıyla 7.31a ve 7.31b' de verilmiştir.

Burada KM-BMD algoritması kullanılarak GFD gerçekleştirilmiştir. 50Hz motor hat gerilimi için $M_a=1$ olarak ayarlanmıştır. Buna göre, $V_o=150V$ ve motor hat gerilimi 110V olarak elde edilmektedir.



Şekil 7.31. (a) DA-DA dönüştürücünün çıkışından elde edilen DA-link gerilimi
(b) Şebeke gerilimi ve şebekeden çekilen akım




Şekil 7.32. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik spektrumu

Şekil 7.31a'da verilen dönüştürücü çıkış gerilimindeki değişimlerin daha rahat gözlenebilmesi için şekil 7.31a sütununun ikinci satırında bu gerilimin belirli bir zaman aralığı için yakınlaştırılmış hali de gösterilmiştir. Aynı şekilde 7.31b' nin alttaki şekli ise bir periyot olarak giriş gerilimi ve akımının yakınlaştırılmış görüntüsüdür. Şekil 7.32 ise giriş akımı I_s ' nin harmonik bileşenleri gösterilmiştir.

7.1.6.2. Asenkron motora 30 Hz gerilim uygulandığı durum


50 Hz faz gerilimlerinde yapılan değerlendirmeler 30 Hz için de gerçekleştirilmiştir. Şekil 7.33b' den de görüleceği üzere, frekans azaldıkça şebekeden çekilen akımın THB değerleri artmaktadır. Şekil 7.33a' da varyaktan uygulanan gerilim ve akım gösterilirken, şekil 7.33b' de bu akıma ait THB değerini ve harmonik bileşenlerini gösteren ekran görüntüsü verilmiştir.




Şekil 7.33. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve besleme gerilimi (30 Hz motor faz gerilimi)
(b) Şebekeden çekilen akımın harmonik spektrumu

30 Hz' lik faz gerilimi evirici ile elde edilirken, DA-link gerilimi elde etmek ve GFD işlemini gerçekleştirmek için köprü doğrultucu çıkışına bağlanan DA-DA yükseltici dönüştürücünün çıkışındaki DA-link gerilimi ve zamanla değişimi şekil 7.34a' da gösterilmektedir. Aynı zamanda şebekeden çekilen akımdaki değişimin incelenebilmesi için şekil 7.34b' deki dalga şekilleri verilmiştir. Dönüştürücüye ait şekiller ise, a sütunu için DA-link geriliminin yaklaştırılmış gösterimini, b sütunu için ise I_s akımının bir periyotluk yaklaştırılmış görüntüsünü içermektedir.

Şekil 7.35' de ise akımdaki harmonik bileşenlerin gösterildiği cihaz ekranı görüntülerinden akımın THB değerinin %8'lere düşürüldüğü görülmektedir.



Şekil 7.34. Evirici çıkışından 30Hz' lik gerilim üretilmesine ilişkin dalga şekilleri
 (a) DA-link gerilimi
 (b) DA-DA dönüştürücü giriş gerilimi ve akımı




Şekil 7.35. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik bileşenleri

Şekil 7.33b' deki THB değerlerine bakıldığında bu değer %78.9 olduğu gözlemlenirken, GFD işlemiyle bu değer %8.1' e indiği tespit edilmiştir. Bunu gösteren harmonik spektrum ekranı şekil 7.35' te gösterilmiştir. KM-BMD ile gerçekleştirilen GFD işlemi sonrasında, şebekeden çekilen akımın THB değeri yaklaşık %90 azalarak %78.9' dan %8.1' e düşmüştür.

7.1.6.3. Asenkron motora 10 Hz gerilim uygulandığı durum


Bu bölümde, asenkron motor iki seviyeli bir evirici ile sürülürken köprü doğrultucu yerine bunun çıkışına bağlanmış olan DA-DA yükseltici dönüştürücü devresi ile DA-link geriliminin elde edildiği sistem vasıtasıyla 10 Hz' lik faz gerilimleri üretilirken, GFD işleminin şebekeden çekilen akımın THB değerleri üzerindeki etkisi gözlemlenmiştir. Bu amaçla, ilk olarak DA-DA dönüştürücüsüz yani GFD' siz köprü doğrultucunun şebekeden çektiği akım ve bu akımın THB değeri ve harmonik bileşenlerini gösteren şekil 7.36a ve b' de verilmiştir.




Şekil 7.36. (a) Köprü doğrultucu ile DA-link gerilimi sağlanan evirici için şebekeden çekilen akım ve besleme gerilimi (10 Hz motor faz gerilimi)
(b) Şebekeden çekilen akımın harmonik spektrumu

50Hz, 30Hz ve son olarak 10Hz' lik faz gerilimi evirici ile elde edilirken, DA-link gerilimi elde etmek ve GFD işlemini gerçekleştirmek için köprü doğrultucu çıkışına bağlı DA-DA yükseltici dönüştürücünün çıkış gerilimi şekil 7.37a' da verilmiştir. Dönüştürücünün şebekeden çektiği akımdaki değişimin incelenebilmesi için ise şekil 7.37b' de akıma ait dalga şekilleri gösterilmiştir. a ve b sütunlarının ikinci satırlarındaki şekiller ise, a sütunu için DA-link geriliminin yaklaştırılmış gösterimini, b sütunu için ise şebeke akımının bir periyodunu göstermektedir.

Şekil 7.38' de ise akımın THB değerinin %84.2' den %9.2' lere düşürüldüğü ve akımın harmonik bileşenlerinin gösterildiği cihaz ekranı görüntüsü verilmiştir. KM-BMD ile gerçekleştirilen GFD işlemi sonrasında, şebekeden çekilen akımın THB değeri çok büyük oranda azaltılmıştır.




Şekil 7.37. Evirici çıkışından 10Hz' lik gerilim üretilmesine ilişkin dalga şekilleri
 (a) DA-link gerilimi
 (b) DA-DA dönüştürücü giriş gerilimi ve akımı




Şekil 7.38. DA-DA dönüştürücü ile GFD işlemi esnasında şebekeden çekilen akımın harmonik bileşenleri


Şebeke tarafından çekilen akımda yapılan harmonik iyileştirmelerin motor tarafına nasıl yansıdığının görülmesi için şekil 7.39, 7.40, 7.41 ve 7.42' verilmiştir. Şekil 7.39'da köprü doğrultucu ile beslenen eviriciden elde edilen 50 Hz 110V hat gerilimi, faz akımı ve bu akımın harmonik spektrumu gösterilirken, şekil 7.40' da ise evirici hat geriliminin yükseltici dönüştürücüden sağlandığı durum için söz konusu grafikler ve dalga şekilleri gösterilmiştir. 40 Hz' lik gerilim için köprü ile hat geriliminin sağlandığı duruma ait grafikler şekil 7.41, yükseltici dönüştürücü kullanıldığında ise dalga şekilleri 7.42'deki gibidir.



(a)




(b)




(c)

Şekil 7.39. Köprü doğrultucu ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (50Hz motor hat gerilimi),


- (a) Motor hat gerilimi ve faz akımı
(b) Motor faz akımı harmonik spektrumu
(c) Motor hat gerilimi osiloskop görüntüsü



(a)




(b)




(c)

Şekil 7.40. DA-DA dönüştürücü ile DA-link gerilimi sağlanan evirici ile sürülen asenkron motora ait (50Hz motor hat gerilimi),


- (a) Motor hat gerilimi ve faz akımı
(b) Motor faz akımı harmonik spektrumu
(c) Motor hat gerilimi osiloskop görüntüsü



(a)




(b)




(c)

Şekil 7.41. Köprü doğrultucu ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (40Hz motor hat gerilimi),


- (a) Motor hat gerilimi ve faz akımı
(b) Motor faz akımı harmonik spektrumu
(c) Motor hat gerilimi osiloskop görüntüsü



(a)



(b)




(c)

Şekil 7.42. DA-DA dönüştürücü ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (40Hz motor hat gerilimi),

- (a) Motor hat gerilimi ve faz akımı
(b) Motor faz akımı harmonik spektrumu
(c) Motor hat gerilimi osiloskop görüntüsü

Şekil 7.40 ve 7.41’ de 50Hz motor gerilimi için elde edilen THB değerleri hemen hemen aynıdır. KM-BMD ile %1.8, PI denetleyici ile %1.9 THB değerleri tespit edilmiştir. 40Hz gerilim için ise KM-BMD ile %13.1, PI denetleyici ile %13.9 THB değerleri elde edilmiştir. KM-BMD ile DA-link gerilimi sağlanan evirici ile sürülen asenkron motorun faz akımlarının THB değerleri için daha iyi sonuçlar alındığı görülmektedir.




Şekil 7.43. 150V DA-link geriliminde KM-BMD ile farklı frekanslarda motor hat gerilimleri için elde edilen THB değerleri

Şekil 7.43’ deki grafik incelendiğinde, 150V DA-link gerilimi için farklı frekanslarda evirici çıkış gerilimlerine göre, köprü doğrultucunun şebekeden çektiği akımların THB değerleri görülmektedir. 50,40,30,20 ve 10Hz değerlerinde GFD işlemi olmadan çekilen akımın THB değerleri, %75-85 aralığında değişirken, KM-BMD algoritması ile gerçekleştirilen GFD işlemi sonucunda köprü doğrultucunun giriş akımının THB değerleri %5-9 aralığında elde edilmiştir.


7.1.6.4. 300V DA-link gerilimi ile beslenen eviricinin sürdüğü asenkron motor için evirici ve DA-DA dönüştürücü devresine ait sonuçlar

En son olarak sistemin performansı varyak çıkış gerilimi ve DA-DA dönüştürücü giriş gerilimi $V_s=110V$, DA-DA dönüştürücü çıkış gerilimi ve iki seviyeli evirici DA-link gerilimi $V_o=300V$, asenkron motor hat gerilimi 220V, faz gerilimi frekansı 50Hz

belirlenerek test edilmiştir. KM-BMD algoritması ile gerçekleştirilen GFD işlemi sonucunda, DA çıkış gerilimi olarak 300V elde edilmiştir. 50Hz motor hat gerilimi için $M_a=1$ olduğu için, motor hat gerilimi değeri 220V' tur.



Şekil 7.44. (a) DA-link gerilimi ($V_s=110V$, $V_o= 300V$)
(b) DA-DA dönüştürücü giriş gerilimi ve akımı ($V_s=110V$, $V_o= 300V$)




Şekil 7.45. DA-DA dönüştürücü ile GFD esnasında şebekeden çekilen akımın harmonik spektrumu ($V_s=110V$, $V_o= 300V$)

Şekil 7.44a' da, motor hat gerilimi olarak 220V elde etmek için gerekli olan evirici DA-link geriliminin 300V olduğu ve ikinci satırında ise denetleyicinin bu gerilimdeki sürekli durumu yakınlştırılarak gösterilmiştir. Bu durumda şebekeden çekilen akımın zamanla değişimini gösteren grafik şekil 7.44b' de hem 0-0.1 aralığında hem de bir periyot

için verilmiştir. Bu akımın 2.414A, THB değerinin 4.8 ve GF' nin 0.99 olduğu ise şekil 7.45' de gösterilmiştir.

Şebeke tarafına ait bulgular böyle iken, motor tarafına bakıldığında motor hat geriliminin 220V olduğu, motorun çektiği akımın 3.34A civarında bir değer alırken THB değerinin %3.8 olarak tespit edildiği görülmektedir. Şekil 7.46a, b ve c de bu sonuçları gösteren güç kalitesi analizörü cihazından alınan ekran görüntüleri mevcuttur.



Şekil 7.46. DA-DA dönüştürücü ile DA-link gerilimi sağlanan eviriciyle sürülen asenkron motora ait (220V 50Hz motor hat gerilimi, $V_0=300V$),
 (a) Motor hat gerilimi ve faz akımı
 (b) Motor faz akımı harmonik spektrumu
 (c) Motor hat gerilimi osiloskop görüntüsü

Omik yükün ve eviricinin beslendiği durumlar göz önüne alınarak, elde edilen THB değerleri tablo 7.1 ve tablo 7.2' de verilmiştir.

Tablo 7.1. Omik yükü besleyen GFD devresinden PI denetleyici ve KM-BMD kullanılarak elde edilen THB değerleri

Giriş gerilim değeri	Ortalama THB değeri (PI denetleyici)	Ortalama THB değeri (KM-BMD)
30V	%9.45	%8.15
50V	%4.77	%4.33
110V	%7.67	%4.95

Tablo 7.2. KM-KMD ile GFD işlemi gerçekleştirilen DA-DA dönüştürücünün sağladığı DA-link gerilimi ile beslenen eviricinin sürdüğü motorun farklı faz gerilim frekanslarında şebekeden çekilen akımın THB değerleri ile köprü doğrultucunun şebekeden çektiği akımın THB değerleri

Motor hat geriliminin frekans değerleri (Hz)	Köprü doğrultucunun şebekeden çektiği akımın THB değerleri	KM-BMD ile GFD gerçekleştirilen DA-DA dönüştürücünün şebekeden çektiği akımın THB değerleri	KM-BMD ile GFD gerçekleştirilen DA-DA dönüştürücünün şebekeden çektiği akımın GF değerleri
50	%76.7	%5,3	0,99
40	%77,3	%7,4	0,99
30	%78,9	%8,1	0,99
20	%81,1	%7	0,99
10	%84,2	%9,2	0,99

8. SONUÇLAR ve TARTIŞMA

Klasik evirici sistemlerinin şebekeden çektikleri giriş akımının THB değeri %70-80 dolaylarında tespit edilmiştir. Bu durumu düzeltmek amacıyla eviricinin DA giriş gerilimi bir GFD devresi üzerinden sağlanmıştır. Köprü doğrultucu ile evirici arasına yerleştirilen GFD devresi sayesinde şebeke gerilimi ve şebekeden çekilen akım aynı faza getirilmesinin ve sinüsoidal forma yaklaştırılmasının yanı sıra evirici için ayarlı bir DA-link gerilimi elde edilmiştir. GFD ve evirici devresinin bir bütün olarak çalışması ile reaktif güç tüketimini azaltan AA-DA-AA yapı, asenkron motorun sürülmesi için kullanılmıştır. Bu şekilde, tasarlanan ve gerçekleştirilen deneysel düzenek hem omik hem de doğrusal olmayan yük için test edilmiştir.

GFD devresinin denetimi KM-BMD yardımıyla gerçekleştirilmiştir. Özellikle KMD tercih edilmesinin sebebi, doğrusal olmayan, değişen parametrelere sahip sistemlerin denetimi için etkili bir denetim yöntemi olmasıdır. BM algoritmasının KMD' ye adaptasyonu ise, bu algoritmanın çatırdama gibi dezavantajlarını ortadan kaldırmak için yapılmıştır.

Evirici devresinin denetiminde ise UVDGM tekniği kullanılmıştır. Bu teknik ile klasik iki-seviyeli evirici çıkışında istenilen genlik ve frekansta üç-fazlı gerilimler elde edilmiştir. Bu yöntemin tercih edilme sebepleri ise, çok iyi harmonik performansı, modülasyon indeksi aralığının genişletilebilir olması, DA giriş geriliminin optimum kullanımı, düşük akım dalgalanması, doğrudan programlama tekniği avantajı sayesinde mikrodenetleyici ile kolaylıkla bu yöntemin gerçekleştirilebilmesidir.

GFD devresine omik yük bağlandığında, farklı giriş gerilim değerlerine ve farklı çıkış gerilimlerine göre, yani düşük gerilim-düşük akım, düşük gerilim-yüksek akım, yüksek gerilim-düşük akım ve yüksek gerilim-yüksek akım durumlarına bağlı olarak akım denetleyici olan PI ve KM-BMD' nin performansları karşılaştırmalı olarak sunulmuştur. Tablo 7.1' den THB değerlerinin düşüklüğü konusunda KM-BMD' nin daha iyi sonuçlar verdiği gözlemlenmiştir.

GFD işleminde çıkış gerilim denetleyicisi ve akım denetleyicisi şeklinde iki çevrim mevcuttur. Gerilim denetleyicileri her iki durum içinde PI denetleyici olarak seçilmiş, K_p ve K_i parametreleri de aynı belirlenmiştir.

Her iki durum için çıkış gerilimi değişikliği ve yük değişikliğine göre test edilmiş, artan yük ve gerilim değerlerinde her iki algoritmanın nerdeyse aynı performansları gösterdikleri gözlemlenirken, çıkış geriliminin %50 oranında azaltıldığı durumda KM-BMD' nin akım denetleyici olarak bu değişime hızlı cevap verdiği belirlenmiştir. Yükseltici dönüştürücü çıkışındaki kondansatörün deşarjı esnasında PI akım denetleyicisi, KM-BMD' ye göre yavaş kalarak gerilim denetleyicisinin de performansını düşürmektedir. Şekil 7.25b' de gösterilen akım grafiğinden KM-BMD algoritmasının ne kadar hızlı ve dayanıklı olduğu görülebilir.

Aynı şekilde, büyük yükten küçük yüke geçişlerde KM-BMD algoritmasının sürekli duruma çok kısa bir sürede ulaştığı ise grafiklerde gösterilmeye çalışılmıştır.

Yapılan deney ve testler ışığında, KM-BMD algoritmasının GFD işlemindeki hızı, performansı ve dayanıklılığı tespit edilen sonuçlar ile ortaya koyulmuştur. Bu tespitlerin ardından, KM-BMD ile akım denetimi ve GFD işlemi yapılan DA-DA dönüştürücüden elde edilen çıkış gerilimi ile iki seviyeli bir evirici üzerinden bir asenkron motoru sürmek için kullanılmıştır. Bu işlem motora uygulanan farklı faz gerilimleri ile frekansları için gerçekleştirilmiştir.

Kullanılan V/f denetim ile UVDGM algoritmasında modülasyon indeksi değiştirilerek eviricinin çıkış gerilim denetimi gerçekleştirilmiştir. Dolayısıyla DA-link geriliminin sabit tutulduğu durumda, frekansın azalmasıyla faz-faz gerilimi de azalmaktadır. Bu da gerilimin kullanımı konusunda bu algoritmanın verimliliğini ortaya koymaktadır. DA-DA dönüştürücü devresinin girişine $V_s=50V$ uygulanarak çıkışından $V_o=150V$ elde edilmiş, bu gerilim iki seviyeli eviricinin DA-link gerilimi olarak kullanılmıştır. 50Hz motor hat gerilimi 110V değerindedir ve bu durumda iken dönüştürücü girişindeki köprü doğrultucu ile şebekeden çekilen akımın THB değeri %5.3 yani $GF=0.99$ şeklindedir. Aynı şekilde 50 Hz' den 10 Hz' e kadar bu işlemler ayrı ayrı gerçekleştirilmiştir.

En son olarak DA-DA dönüştürücü devresinin girişine $V_s=110V$ uygulanarak çıkışından $V_o=300V$ elde edilmiş, bu gerilim iki seviyeli eviricinin DA-link gerilimi olarak kullanılmıştır. 50Hz için motor hat gerilimi 220V değerindedir ve bu durumda iken şebekeden çekilen akımın THB değeri %4.8 yani $GF=0.99$ elde edilmiştir.

GFD işlemi gerçekleştirilirken, motor akımı THB değerleri de denetlenmiştir. KM-BMD denetleyici ile GFD işlemi yapılan yükseltici dönüştürücüden DA-link gerilimi sağlanan evirici ile beslenen asenkron motor akımının THB değerleri özellikle 40Hz gerilim için daha düşük tespit edilmiştir. 50 Hz motor geriliminde ise her iki denetleyici için birbirine yakın sonuçlar elde edilmiştir.

Sonuç olarak, kullanılan algoritmaların, tasarlanan devrelerin ve sistemin bütününe farklı çalışma durumları altında performansı ortaya koyulmuştur. Elde edilen sonuçlar grafikler halinde sunularak KM-BMD algoritmasının GFD işlemindeki başarısı gösterilirken, GFD' siz yapıya oranla gerçekleştirilen harmonik iyileştirmede tablolar ve grafikler halinde ortaya koyulmuştur. Sonuç olarak, tasarlanan ve gerçekleştirilen bu sistem ile, 0.99 GF değeri, dayanıklı akım denetimi, değişken DA-link gerilimi ve düşük THB' ye sahip asenkron motor faz akımı sağlanmıştır. Dayanıklı akım denetiminin gerçekleştirilerek GFD işleminin yapıldığı motor sürücü sistemi ile birim güç faktörü elde edilirken, bu yapıyla literatürde yer alabilecek bir çalışma gerçekleştirilmiştir.

Bu sonuçlar ışığında, KM-BMD algoritmasının GFD işlemindeki performansı başarılı olarak tespit edilmiştir. İlerleyen çalışmalarda, tasarımı ve deneysel düzeneği gerçekleştirilen DA-DA dönüştürücü devresini farklı algoritmalar içinde denemek ve kullanılan KM-BMD algoritması daha da geliştirilmek istenmektedir.

KAYNAKLAR

- [1] **Wuidart, L.**, 1997, Inherent High Power Factor Topologies, *IEEE Power Electronics and Drive Systems Conf. (PEDS)*, **1**, 24-28.
- [2] **Zhang, J, Jovanovic, M.M.**, 1999, *IEEE Applied Power Electronics Conference and Exposition, (APEC)*, **1**, 335-341.
- [3] **International Electrotechnical Commission**, 1998, Electromagnetic Compability (EMC)-Part 3: Limits, Section 2: Limits for Harmonics Current Emissions Equipment Input Current (16 A per Phase), *IEC 6000-3-2 Document*.
- [4] **Sharifipour, B., Huang, J.S., Huber L., Jovanovic, M.M.**, 1998, Manufacturing and Cost Analysis of Power Factor Correction Circuits, *IEEE Applied Power Electronics Conference and Exposition, (APEC)*, **1**, 490-494.
- [5] **Zhang, J., Huber, L., Jovanovic M.M., Lee F.C.**, 1999, Single-Stage Input Current Shaping Techniques with Voltage-Doubler Rectifier Front-End, *IEEE Transactions on Power Electronics*, **16(1)**, 55-63.
- [6] **Lee K., Choi H., Cho B.H.**, 2000, Power Factor Correction Converter Using Delay Control, *IEEE Transactions on Power Electronics*, **15 (4)**, 626-633.
- [7] **Lee B.S., Hahn J., Enjeji P.N., Pitel I.J.**, 1999, A Robust Three-Phase Active Power Factor Correction and Harmonic Reduction Scheme for High Power, *IEEE Transactions on Industrial Electronics*, **46 (3)**, 483-494.
- [8] **Rossetto, L., Spiazzi, G., Tenti, P.**, 1994, Control Techniques for Power Factor Correction Converters, *West-East Technology Bridge International Conference on Power Electronics, Motion Control (PEMC)*, 1310-1318.
- [9] **Garcia, O., Cobos, J.A., Prieto, R., Alon,P., Uceda, J.**, 2001, Power Factor Correction : A Survey, *IEEE Power Electronics Specialists Conference (PESC)*, **1**, 8-13.
- [10] **Dixon, L.H.**, 1990, High Power Factor Pre-regulators for Off-Line Power Supplies, *Unitrode Power Supply Design Seminer Manual, SEM-700*.
- [11] **Redl, R.**, 1995, Low Cost Line Harmonics Reduction, *IEEE Applied Power Electronics Conference (APEC) Professional Seminer*.

- [12] **Taniguchi K., Kimura N., Takeda Y., Morimoto S., Sanada M.,** 1995, A Novel PAM Inverter System for Induction Motor Drive, *Power Electronics and Drive Systems*, **1**, 129-134.
- [13] **Edison R. C. da S., Severino B. de S. F. and Fernando Coelho A.,** 1995, A Single Phase To Three Phase Soft-Switched Converter, Isolated and with Active Input Current Shaping, *Power Electronics Specialists Conference (PESC)*, **2**, 1252-1257.
- [14] **Lin B.,** 2000, Analysis and Implementation of a Three-Level PWM Rectifier/Inverter, *Aerospace and Electronic System*, **36**, 948-956.
- [15] **Lee D.C., Kim Y-S.,** 2007, Control of Single-Phase-to-Three-Phase AC/DC/AC PWM Converters for Induction Motor Drives, *IEEE Transactions on Industrial Electronics*, **54(2)**, 797-804.
- [16] **Mazumder S.,** 1997, DSP based implementation of a PWM AC/DC/AC converter using space vector modulation with primary emphasis on the analysis of the practical problems involved, *Applied Power Electronics Conference and Exposition (APEC)*, **1**, 306-312.
- [17] **Morimoto M., Sumito K., Sato S., Oshitani K., Ishida M., Okuma S.,** 1991 High Efficiency, Unity Power Factor VVVF Drive System of an Induction Motor, *IEEE Transactions on Power Electronics*, **6(3)**, 498-503.
- [18] **Lin B.,** 1999, High Power Factor AC/DC/AC Converter With Random PWM, *Aerospace and Electronic System*, **35**, 935-944.
- [19] **Lee D-G., Kim T-Y., Lee G-M, Seok J-K.,** 2002, Low-cost Single-phase to Three-phase PWM AC/DC/AC Converters without Source Voltage Sensor, *IEEE International Conference on Industrial Technology (ICIT)*, **2**, 792-797.
- [20] **Taniguchi, K., Saegusa, S., Morizane, T.,** 2005, PAM Inverter System with Soft-Switching PFC Converter suitable for PM Motor Drives, *IEEE International Conference on Power Electronics and Drives Systems (PEDS)* **1**, 793-798.
- [21] **Rodriguez, J., Pontt, J., Correa, P.; Lezana, P., Cortes, P.,** 2005, Predictive power control of an AC/DC/AC converter, *IEEE Industry Applications Conference (IAS)*, **2**, 934-939.
- [22] **Lin B., Huang C-H.,** 2004, Single-phase converter with flying capacitor topology, *IEEE Region 10 Conference (TENCON)*, **4**, 73-76.

- [23] **Hu Q., Liang Z., Yu H., Xia G., Yang X.**, 2001, Application of Sliding Mode Control in Control of Power Electronic Converters, *International Conference on Electrical Machines and Systems (ICEMS)*, **1**, 608-611.
- [24] **Rutar D., Jezernik K.**, 1994, Control of Unity Power Factor Boost Converter, *IEEE Mediterranean Electrotechnical Conference (MELCON)*, **3**, 1287-1290.
- [25] **Arulselvi, S., Ramesh Kumar, C., Uma, G., Chidambaram, M.**, 2005, Design of Fuzzy Sliding Mode Control for DC-DC Converter, *International Conference on Intelligent Sensing and Information Processing (ICISIP)*, 217-222.
- [26] **Liping Guo, Hung, J.Y., Nelms, R.M.**, 2006, Digital Implementation of Sliding Mode Fuzzy Controllers for Boost Converters, *Applied Power Electronics Conference and Exposition (APEC)*, 1424-1429.
- [27] **Lopez, O., de Vicuna, L.G., Castilla, M.**, 2001, Sliding Mode Control Design of A Boost High-Power-Factor Pre-Regulator Based on The Quasi-Steady-State Approach, *Power Electronics Specialists Conference (PESC)*, **2**, 932-935.
- [28] **Utkin V., Guldner J. and Shi J.**, 2002, Sliding Mode Control in Electromechanical Systems, *Mathematical Problems in Engineering*, **8(4-5)**, 451-473.
- [29] **Slotine J.J. and Liu T.S.**, 1991, Applied Nonlinear Control, Englewood Cliffs, NJ: Prentice Hall, 40-96, 277-306.
- [30] **Yians, Y., Lee, F.C.**, 1994, Three Level Boost Converter and its Application in Single Phase Power Factor Correction, *Virginia Power Electronics Center Seminar (VPEC)*, 127-133.
- [31] **Mohan, Ned, Undeland, T.N., Robbins, W.P.**, 1995, Power Electronics: Converters, Applications and Design, *John Wiley & Sons Inc.*
- [32] **Skvarenina, Timothy L.**, 2002, Power Electronics Handbook, *Industrial Electronics Series, CRC Press.*
- [33] **Agrawal, T.P.**, 2001, Power Electronics Systems Theory and Design, *Prentice-Hall, Upper Saddle River, NJ, Chap.6.*
- [34] **Rashid, M.**, 2001, Power Electronics Handbook, *Academic Press, San Diego.*
- [35] **Katsanevakis, N.**, Power Factor Correction Info sheet, *Sustainable Energy Authority Victoria.*

- [36] **Ataman, S.**, 2002, Güç Faktörü Düzeltme Yöntemlerinin İncelenmesi ve Karşılaştırılması, *Yüksek Lisans Tezi*, Y.T.Ü. Fen Bilimleri Enstitüsü, İstanbul.
- [37] **Gegner, J.P., Hung, C., Lee, C.Q.**, 1994, High Power Factor AC to DC converter using a Reactive Shunt Regulator, *IEEE Power Electronics Specialists Conference (PESC)*, **1**, 349-355.
- [38] **Jiang, Y., Lee, F.C., Hua, G., Tang, W.**, 1993, A Novel Single-Phase Power Factor Correction Scheme, *IEEE Applied Power Electronics Conference (APEC)*, 287-292.
- [39] **Jiang, Y., Lee, F.C.**, 1994, "Single Stage Single-Phase Parallel Power Factor Correction Scheme, *IEEE Power Electronics Specialists Conference (PESC)*, **2**, 1145-1151.
- [40] **Garcia, O., Cobos, J.A., Alon,P., Prieto, R., Uceda, J., Ollero, S.**,1997, A New Family of Single Stage AC/DC Power Factor Correction Converters with Fast Output Voltage Regulation, *IEEE Power Electronics Specialists Conference (PESC)*,**1**, 536-542.
- [41] **San, K.K., Emanuel, A.E.**, 1987, Unity Power Factor Single Phase Power Conditioning, *IEEE Power Electronics Specialists Conference (PESC)*, 516-524.
- [42] **Sebastian, J., Uceda, J., Cobos, J.A., Arau J.**, 1993, Using SEPIC Topology for Improving Power Factor in Distributed Power Supply Systems, *EPE Journal*, **3 (2)**, 107-115.
- [43] **Erickson, R., Madigan, M., Singer, S.**, 1990, Design of a Simple High Power Factor Rectifier Based on the Flyback Converter', *IEEE Applied Power Electronics Conference (APEC)*, 792-801.
- [44] **Brkovic, M., Cuk, S.**, 1992, Input Current Shaper Using Cuk Converter, *IEEE International Telecommunications and Energy Conference (INTELEC)*, 532-539.
- [45] **Altınörs, A. and Akpolat, Z.H.**, 2008. Robust Speed Control of Electrical Drive Systems Using Type-II Fuzzy Logic and Sliding Mode Control Methods, *e-Journal of New World Sciences Academy*, **3 (1)**, 133-144.

- [46] **Jiang, Y., Lee, F.C., Hua, G., Tang, W.,** 1993, A Novel Single-Phase Power Factor Correction Scheme, *IEEE Applied Power Electronics Conference (APEC)*, 287-292.
- [47] **Jovanovic, M.M., Crow, D.E.,** 1995, Merits and Limitations of Full Bridge Rectifier with LC Filter in Meeting IEC1000-3-2 Harmonic Limit Specifications, *IEEE Transactions on Industry Applications*, **33 (2)**, 551-557.
- [48] **Redl, R.,** 1998, An Economical Single-Phase Passive Power Factor Corrected Rectifier: Topology, Operation, Extensions and Design for Compliance, *IEEE Applied Power Electronics Conference (APEC)*, **1**, 454-460.
- [49] **Maset, E., Sanchis, E., Sebastian, J., E de la Cruz,** 1996, Improved Passive Solutions to Meet IEC1000-3-2 Regulation in Low Cost Power Supplies, *International Telecommunications and Energy Conference (INTELEC)*, 99-106.
- [50] **Redl, R., Balogh, L., Sokal N.O.,** 1994, A New Family of Single Stage Isolated Power Factor Corrector with Fast Regulation of The Output Voltage, *IEEE Power Electronics Specialists Conference (PESC)*, **2**, 1137-1144.
- [51] **Kayırlı K.,** 2004, Asenkron motorun kayma mod algılayıcısız hız kontrolü, *Yüksek Lisans Tezi*, F.Ü.Fen Bilimleri Enstitüsü, Elazığ.
- [52] **Akpolat, Z. H.,** 1999, Application of Fuzzy-Sliding Mode Control and Electronic Load Emulation to the Robust Control of Motor Drives, *PhD Thesis*, University of Nottingham, England.
- [53] **Altınörs, A. and Akpolat, Z.H.,** 2008. Robust Speed Control of Electrical Drive Systems Using Type-II Fuzzy Logic and Sliding Mode Control Methods, *e-Journal of New World Sciences Academy*, **3 (1)**, 133-144.
- [54] **Özmen Koca, G.,** 2005, Kayma Kipli Kontrol ve Bulanık Mantık Kullanarak Elektrikli Araçların Hız Kontrolü, *Yüksek Lisans Tezi*, F.Ü. Fen Bilimleri Enstitüsü, Elazığ.
- [55] **Özmen Koca, G.,** 2010, Dört Kol Mekanizmalı Mekatronik Bir Sistemin Akıllı Yöntemlerle Kontrolü, *Doktora Tezi*, F.Ü. Fen Bilimleri Enstitüsü, Elazığ.
- [56] **Zadeh, L.A.,** 1965. Fuzzy Sets, *Information and Control*, **8**, 338-353.
- [57] **Akpolat, Z.H.,** 2000, Bulanık Mantık Ders Notları.
- [58] **Passino, K.M. and Yurkovich, S.,** 1998. Fuzzy Control, Addison Wesley Longman, Inc.

- [59] **Hacıoğlu Y**, 2004, Bir Robotun Bulanık Mantıklı Kayan Kipli Kontrolü, *Yüksek Lisans Tezi*, İ.Ü. Fen Bilimleri Enstitüsü, İstanbul.
- [60] **Akpolat, Z.H., Asher G.M., Clare J.C.**, 2000. A Practical Approach to the Design of Robust Speed Controllers for Machine Drives, *IEEE Transactions on Industrial Electronics*, **47(1)**, 315-324.
- [61] **Rathnakumar, D., Perumal, J.L., Srinivasan, T.**, 2005, A New Software Implementation of Space Vector PWM, *IEEE Southeast Conference*, 131-136.
- [62] **Deniz, E.**, 2010, Üç-Seviyeli Kaskat Evirici Temelli Statik Senkron Kompanzatörün Tasarımı ve Gerçekleştirilmesi, *Doktora Tezi*, F.Ü Fen Bilimleri Enstitüsü, Elazığ.
- [63] **Kocalmış, A.**, 2005, Uzay Vektör PWM Kontrollü Çok Seviyeli İnverterin Modellenmesi ve Benzetimi, *Yüksek Lisans Tezi*, Fırat Üniversitesi Fen Bilimleri Enstitüsü, Elazığ.
- [64] **Wu, B.**, 2006, High-Power Converters and AC Drives, *IEEE Press*, Hoboken, New Jersey.
- [65] **Francis, C.J., Zelaya De La Parra, H.**, 1997. Stator Resistance Voltage-drop Compensation for Open-loop AC Drives, *IEE Proc.-Electr. Power Appl.*, **144(1)**, 21-26.
- [66] **Aydoğmuş, Ö.**, 2011. Matris Çevirici ile Beslenen Sürekli Mıknatıslı Senkron Motor Sürücü Tasarım ve Algılayıcısız Hız Denetimi, *Doktora Tezi*, Fırat Üniversitesi Fen Bilimleri Enstitüsü, Elazığ.
- [67] **Deniz, E., Çöteli, R., Dandil, B., Tuncer, S.**, 2011. Üç-Seviyeli H-Köprü Evirici Tabanlı D-Statkom'un Tasarımı ve Gerçekleştirilmesi, *Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi*, **26(2)**, 289-298.
- [68] **Mathworks Inc.**, MATLAB 2009a, Licence ID: 585775.

ÖZGEÇMİŞ

1979 yılında Malatya’ da doğdu. İlk, orta ve lise eğitimini bu ilde tamamladıktan sonra 1997 yılında Sakarya Üniversitesi Teknik Eğitim Fakültesi Elektronik Öğretmenliği bölümünü kazanarak, 2001 yılında bu bölümden Elektronik Öğretmeni ünvanı ile mezun oldu. Aynı yıl Fırat Üniversitesi Teknik Eğitim Fakültesi Elektronik-Bilgisayar Eğitimi anabilim dalında yüksek lisans eğitimine başladı. Aynı zamanda 2002 yılından beri aynı bölümde araştırma görevlisi olarak çalışmakta olup 2004 yılında yüksek lisans eğitimini tamamlamıştır.